安卓版下载

协处理器

  • 面向雷达多目标跟踪应用的专用片上系统设计
    率。另一种为协处理器方案，将加速器嵌入主处理器的内存或流水线中，通过自定义指令的形式来调用，实现主处理器与协处理的紧耦合。文献[9]中基于RISC-V(reduced instruction set compute-V)扩展指令集设计实现了一个低功耗嵌入式卷积神经网络协处理器，该协处理器内核扩展4条自定义神经网络指令，最大程度复用了原RISC-V的数据通路和功能模块，减小了额外的功耗和芯片面积等资源开销。面向算法的不同特征，合理采用不同的硬件加速器设计方案

    计算机工程与设计 2023年12期2023-12-20

  • 基于RISC-V 和密码协处理器的SOC 设计
    加解密专用的协处理器是提高加解密效率的有效解决方式[4-7]。文献[8]基于ARM 平台设计实现了SM2 算法扩展的SOC，但是在实际应用中，为了提高加密效率，经常会使用多种算法复合加密的方式进行[9-10]，AES 和RSA 算法分属对称和不对称密码算法，在国际上使用广泛。基于这两种密码算法设计开发密码协处理器，搭配蜂鸟E203 MCU 组成适用于嵌入式应用场景的信息安全SOC。1 SOC体系结构设计在开源蜂鸟E203 MCU基础上，通过EAI（Exte

    电子设计工程 2022年24期2022-12-23

  • SM2专用指令协处理器设计与实现
    专用指令向量协处理器。夏辉等人[7]提出了一套通用的专用指令处理器的设计验证方案，并将该方案应用于ECC，从而大幅提升其在硬件资源受限的嵌入式环境中的执行效率。但目前还没有专门针对SM2标准的专用指令协处理器的研究。本文借鉴利用ASIP高效实现ECC算法的设计思想，在详细了解SM2算法特点的基础上，提出一种适用于实现SM2算法的专用指令协处理器。所提出的SM2专用指令协处理器能够结合软硬件实现各自具有的优势，以FPGA为平台，高效利用其计算资源，同时考虑抵

    计算机工程与应用 2022年2期2022-01-25

  • PEC-V: 基于RISC-V协处理器的内存溢出防御机制①
    计的指针加密协处理器PEC-V (Pointer Enryption Coprocessor on RISC-V), 通过硬件手段实现这一机制.RISC-V作为一个新型开源指令集架构, 同样易受到缓冲区溢出攻击.Jaloyan等在论文中阐明了此类攻击在RISC-V架构上的可行性, 并利用内核中的代码片段成功实现了ROP (Return Oriented Programming)攻击并绕过多种安全防御机制[5].因此, 针对RISC-V的安全性研究十分必要.

    计算机系统应用 2021年11期2022-01-06

  • 面向异构计算机平台的HPL 方案∗
    展.由于众核协处理器(如GPGPU)的普及,目前高性能计算机一般采用多路(socket)多核CPU+众核协处理器架构,如在2019 年TOP-500 榜单中名列前茅的Summit、Sierra 及天河2 号等.CPU 和协处理器往往采用不同的体系结构及指令集,这样的计算机架构被称为异构计算机架构.在这样的系统中,传统多核CPU 负责执行程序的逻辑密集部分,众核协处理器则高效地处理程序中计算密集的部分.由于协处理器的高性能主要依赖于大量轻量级核心提供的并行处

    软件学报 2021年8期2021-11-09

  • 基于M80C186与M80C187的联合验证系统设计与分析
    RAM刷新、协处理器接口这三个新功能[1]。M80C186以其丰富的功能及强大的运算能力在通信系统、信号处理系统中有着广泛的应用。M80C186具有16根数据线和20根地址线，可寻址空间为1MB，I/O地址空间为64kB。它的硬件仅支持对整数的算术运算，不能进行高精度的数值运算，而高性能数学协处理器M80C187的诞生为解决该问题提供了新的可能[2]。M80C187与M80C186的目标代码是兼容的，能够并行工作，协同分工。故此可基于各自特点，将两者配合起

    微处理机 2021年5期2021-11-02

  • 抗功耗攻击的RSA 协处理器*
    击的RSA 协处理器,并开展功能仿真与综合分析。文章第1 节主要介绍抗功耗攻击的RSA 算法设计；第2 节详细描述抗功耗攻击的RSA 协处理器的硬件架构设计；第3 节给出了RSA 协处理器的仿真验证和性能分析。1 抗功耗攻击的RSA 算法设计1.1 功耗攻击在针对密码算法硬件系统的侧信道攻击方式中,功耗分析攻击是一种十分有效的方法。目前,功耗分析攻击主要分为简单功耗分析(SPA,Simple Power Analysis)和差分功耗分析(DPA,Diffe

    电子器件 2021年4期2021-10-26

  • 基于FPGA的可配置卷积结构的神经网络协处理器设计
    将网络转换为协处理器映射，自动地配置处理单元和读取存储器数据，在120 MHz下实现了25～30帧的视频流处理.Qiu等[10]基于动态精度数据量化方法设计CNN通用加速器，使用特点公式把长的浮点数转化为短的定点数，降低了数据的存储空间需求，卷积计算使用大的MATREE结构，存在效率较低的问题.杨一晨等[11]基于Virtex7 FPGA提出一种由指令集控制的卷积神经网络协处理器，采用8组乘累加器(Multiply Accumulator， MAC)实现卷

    复旦学报（自然科学版） 2021年4期2021-10-23

  • 基于开源处理器Rocket 的异构SoC 设计与验证
    、ReLU 协处理器和VDP 协处理器等部分构成，具体结构如图1 所示。图1 系统结构内存的映射关系如表1 所示。表1 内存映射Si-Five Blocks 中通用外设 UART、SPI 等不再详细介绍，以下主要介绍两个加速器模块：ReLU 激活函数协处理器和VDP 协处理器。2.1 ReLU 激活函数协处理器CNN 隐层主要包含卷积层、激活函数、池化层以及全连接层[3]。其中激活函数作为增加神经网络模型非线性的手段，在算法中起到十分重要的作用[4]。当前

    电子与封装 2021年3期2021-03-29

  • 基于HBase分布式数据库海量数据序列存储优化
    用HBase协处理器实现了分布式序列记录单次提交多表插入的功能，提升了分布式多格式存储的效率。实验表明，通过上述方案设计的分布式序列存储系统具有良好的存储能力和扩展性。关键词：HBase;分布式序列;分类码;文件索引;协处理器0 引言在海量数据存储方案中，以hadoop[1]分布式文件系统hdfs为基础的HBase数据库经过不断的发展完善得到了更加广泛的应用，特别以Facebook Message 系统对HBase 的应用为世界知名。HBase 本身作为谷

    科学与财富 2021年4期2021-03-08

  • 基于RISC-V的近数据计算系统设计方法
    的近数据计算协处理器加速阵列与系统，在文中，首先介绍了乘加计算需求，接着重点描述了协处理器加速阵列的电路和微码表项的结构，紧接着完成了针对该电路的RISC-V自定义指令设计，最后以一个实例对系统进行了定性的评估。1 近数据计算加速阵列设计针对有规律的乘累加计算，完全可以将计算过程中的运算部分和控制部分相分离，控制部分在RISC-V的内核中实现，而运算部分在一个协处理器阵列中以流式计算的形式完成。在本部分，我们首先介绍了乘加运算的计算需求，然后完成了协处理器

    火控雷达技术 2020年3期2020-10-13

  • 异构系统中的Web服务器软件框架研究
    花板，多核+协处理器的异构模型已经成为服务器端架构的主流。协处理器，如GPU、MIC等，可以极大提升服务器端的处理能力，弥补CPU 在某些计算方面的劣势。相比GPU，MIC 协处理器更适合于云计算这样的高吞吐量场景。GPU 基于单指令多数据（Single Instruction Multiple Data，SIMD），属于数据并行。针对云计算场景，如果想充分利用GPU的性能，batch size 就不能太小，但这会引起延迟的增加，从而降低服务质量（Qual

    计算机工程与应用 2020年11期2020-06-09

  • 一种面向密码SoC的高性能全双工DMA设计
    )内集成专用协处理器以加速密码运算,已成为目前高性能SoC设计的重要方法。密码SoC的性能受主处理器、协处理器以及数据调度控制的影响[1-2],其中,直接内存存取(Direct Memory Access,DMA)设计尤为重要。DMA的外围设备能直接访问内存,使其在内存数据拷贝[3-5]、实时数据采集[6-8]等数据密集型应用中得到广泛应用。密码SoC等数据密集型应用对数据传输带宽的需求较高,因此,DMA传输的总线带宽利用率直接影响密码SoC的整体性能。文

    计算机工程 2020年5期2020-05-18

  • 基于HBase分布式数据库海量数据序列存储优化
    用HBase协处理器实现了分布式序列记录单次提交多表插入的功能，提升了分布式多格式存储的效率。实验表明，通过上述方案设计的分布式序列存储系统具有良好的存储能力和扩展性。关键词：HBase;分布式序列;分类码;文件索引;协处理器0 引言在海量数据存储方案中，以hadoop[1]分布式文件系统hdfs为基础的HBase数据库经过不断的发展完善得到了更加广泛的应用，特别以Facebook Message 系统对HBase 的应用为世界知名。HBase 本身作为谷

    科学与财富 2020年34期2020-03-11

  • 基于协处理器的HBase内存索引机制的研究
    ]实现了基于协处理器的HBase区域级服务端区域级第二索引扩展功能，索引存储格式选HBase自身的数据组织方式，即HFile文件格式。利用HFile高效的IO性能保证索引查询的效率。周伟等人[8]对HBase分布式二级索引通用方案进行研究，引入分布式索引机制，在SolrCloud中完成对索引的管理，借助协处理器提供的索引功能为HBase记录创建、存储索引，其中HBase负责存储数据，Solr负责索引数据和检索。许多研究者已经使用Coprocessor 来构

    计算机工程与应用 2020年1期2020-01-06

  • 一种高效多标准视频解码器架构研究与设计
    多核处理器+协处理器的硬件架构，同构多核处理器采用指令级和任务级并行加速，协处理器采用硬件定制单元实现矢量加速，同时利用分布式片上便笺式存储器（Scratchpad Memory， SPM）代替数据Cache实现高效的数据存储系统，以应用广泛的H.264视频标准为验证实例. 实验结果表明，基于本文所提架构实现的H.264视频解码器高效可行，平均并行加速比为9.12，相比于传统多核并行解码算法提高了1.31倍.关键词：多标准;视频解码器;可编程;协处理器;便

    湖南大学学报·自然科学版 2019年10期2019-12-10

  • SVDU的多协处理器并行化方法研究
    下降。3 多协处理器并行化方法在SVDU中的应用“单任务运行”“固定周期运行”等设计约束本质上是为了保证SVDU 软件的行为简化，有利于可靠性分析。如果能将图4 所示各个时间片的功能聚合为多个独立的协处理器，在统一的时序节拍驱动下，各个协处理器尽可能地同步并发执行，将极大提升对应用功能的处理能力，各个模块的功能复杂度也可以保持在较低水平。3.1 多协处理器并行化方法的架构图4 中各个时间片代表的SVDU 各子功能，可以被聚合为以下具备一定独立性的协处理功能

    仪器仪表用户 2019年12期2019-11-22

  • 空气质量监测大数据区间的统计问题
    point）协处理器可以在服务端完成计数、求和、求最大值等统计工作，并将结果返回到客户端，减少了客户端到服务端的RPC调用，从而极大地提高了统计查询的效率［12-14］。本文将对如何使用终端（Endpoint）协处理器对空气质量监测大数据进行区间统计进行讨论。1 空气质量监测大数据存储模式设计基于HBase的空气质量监测大数据的存储模式设计如图1所示。空气质量存储模式的具体描述见文献［15］，实际的应用证明该模式可以有效地对空气质量监测数据进行存储及满足地

    武汉工程大学学报 2019年2期2019-05-23

  • 双精度浮点矩阵乘协处理器研究
    运算的矩阵乘协处理器.同时，本文建立了性能模型并深入分析了各结构设计参数对协处理器实际计算性能和效率的影响.此外，本文还验证了矩阵乘协处理器的功能正确性并评估了其硬件实现的开销.本文探索了硬件定制结构设计在双精度浮点矩阵乘加速计算中的应用，研究成果对提升现有计算系统的性能和效率有一定的借鉴意义.1 线性阵列计算结构及大规模矩阵乘算法线性阵列计算结构[12]如图1所示，多个计算单元线性互连，每个计算单元包含局部存储器c以存储矩阵C的分块数据，寄存器a和b分别

    计算机研究与发展 2019年2期2019-02-20

  • 一种基于可编程逻辑器件的卷积神经网络协处理器设计
    卷积神经网络协处理器IP,成为一个更大规模基于深度学习的嵌入式计算机视觉片上系统SoC中的关键组件。通过对深度学习中的卷积神经网络进行算法的分析,并结合FPGA系统的特点进行硬件实现与优化,设计出一款基于FPGA的高性能、可配置的卷积神经网络协处理器。本文着重探讨了在硬件架构层级的算法实现与优化机制,并阐述了一个详细的设计方案,并全面进行了设计验证、FPGA硬件实现与性能评估。1 卷积神经网络分析卷积神经网络起源于标准神经网络并提供了一种端到端的学习模型,

    西安交通大学学报 2018年7期2018-07-25

  • 基于JNI和C++的Intel集成众核并行方法
    on Phi协处理器混合的异构众核并行架构。Intel Xeon Phi协处理器是首款英特尔集成众核(Many Integrated Core, MIC)架构产品，拥有比常规GPU更多的核心，并且是基于x86处理器架构。与CPU相同的架构则意味着它对已有的程序有较好的兼容性。MIC支持C/C++/Fortran这3种编程语言，由于MIC是基于x86处理器架构，这使得MIC在以Native模式工作时，可以作为独立计算节点直接运行既有的C/C++/Fortra

    计算机与现代化 2018年4期2018-05-09

  • 可编程控制器原生的信息安全设计
    2　增加安全协处理器后的PLC硬件架构随着工业互联网和物联网技术的发展，PLC从单体化的工业控制设备逐步演变成网络化的复杂控制系统，不但主控制单元与IO单元之间存在现场总线通信，而且在主控制器与主控制器之间也存在工业实时网络通道；另一方面随着智能制造系统集成技术的快速推进，必须打通PLC与SCADA或MES的双向数据交换通道。原来相对封闭的PLC运行和开发环境已不复存在，现在的PLC面对的是开放、复杂、不确定的工业互联网环境，信息安全的风险迅速增高。随着2

    网络安全与数据管理 2018年3期2018-04-19

  • 智能家居无线数据安全传输探讨
    密标准AES协处理器完成的。在拥有其加密/解密操作之后，就会减少CC2430内置CPU带来的负担，这样也可以轻松的实现安全方案[2]。AES协处理器与CPU之间可以利用加密控制与状态寄存器（ENCCS）、加密输入寄存器（ENCDI）以及加密输出寄存器（ENCDO）来实现其彼此的通信，其中，状态寄存器可以利用CPU直接实现读写，但是输入/输出寄存器则需要使用存储器来直接存取。AES协处理器主要是各个层次共享的通用院，但是每一次操作只可以进行一个实例的处理，所

    数字通信世界 2018年2期2018-04-13

  • HBase分布式二级索引通用方案研究
    server协处理器方法，操作完数据后立即触发创建或更新索引的请求，进一步在SolrCloud中完成对索引的管理。反向进行多条件组合查询时，先在SolrCloud中查询包含行键和索引列的文档，再以行键为条件查询并获取HBase记录。部署通用方案，实验证明该方案很好地满足了创建和维护HBase二级索引的要求，且保证了索引与记录的一致性，对进一步研究分布式存储二级索引方案有一定的指导意义。关键词：分布式存储；分布式索引；二级索引；协处理器；通用方案DOIDOI

    软件导刊 2018年3期2018-03-26

  • SM2公钥算法中大数除法的设计与硬件实现
    公钥密码算法协处理器中的硬件实现。SM2；大数除法；公钥密码；椭圆曲线；模运算0 引言随着电子通讯技术的发展，网络信息的安全存储、安全传输、安全处理的重要性越来越显著。作为密码学中的重要手段，公钥密码体系能够有效地解决公共信道上的身份认证、数据私密性、不可否认性等问题，其中，椭圆曲线密码[1]由于在安全性、计算量、处理速度、存储空间等方面的诸多优势，已经成为继RSA[2]密码算法后被高度重视的公钥密码算法。国际上的相关标准化组织已经开始对其进行标准化工作，

    网络安全技术与应用 2018年2期2018-02-26

  • TMS320TCI6618中FFTC协处理器在LTE中的应用
    8中FFTC协处理器在LTE中的应用鲁 豪(重庆邮电大学 通信与信息工程学院，重庆 400065)采用DSP进行数字基带处理的基站以及软件无线电面临着严峻的考验，鉴于此，德州仪器公司(TI)推出了TMS320TCI6618 DSP，其中快速傅里叶变换协处理器(FFTC)将大幅度提升基带处理的性能。FFTC是一个可编程的加速器，专门针对LTE系统中的FFT与IFFT变换，本文详细介绍了其在LTE系统中的应用和DSP多核并行化处理，最后根据实测数据对FFTC协

    单片机与嵌入式系统应用 2017年3期2017-03-31

  • 戴尔发布HPC新节点
    年来加速器/协处理器大行其道，NVIDIA GPU以及Intel Xeon Phi协处理器一度广泛应用于TOP500超級计算机之中。今年6月，英特尔发布了最新的Xeon Phi 7200系列处理器，Xeon Phi的优势不仅在于核心数量和线程数量众多，适合高并行的计算负载，通过集成MCDRAM内存和OPA网络，可大幅提升CPU访问内存的速率以及I/O性能，打破HPC的计算瓶颈。如果配置具有72核心的Xeon Phi 7290处理器，服务器一般需要采用水冷散

    中国信息化周报 2016年48期2017-03-09

  • 不对称内存计算平台OLAP查询处理技术研究
    算能力强大的协处理器分而治之地完成,并最小化不同存储与计算设备之间的数据传输代价.实验结果表明基于负载划分的3阶段OLAP计算模型能够较好地适应CPU-Phi不对称计算平台,实现通过计算型硬件加速计算密集型负载,从而加速整个OLAP查询处理性能的目标.内存计算;不对称计算平台;内存联机分析处理0 引言硬件技术的发展推动数据库技术的升级.计算机硬件技术发展的一个重要反映是晶体管制造工艺水平的持续提高,晶体管制造工艺主要体现在CPU/GPU和内存技术的进步.

    华东师范大学学报（自然科学版） 2016年5期2016-11-29

  • 基于BLE芯片CC2541的AES CCM加密解密算法的实现
    自带的AES协处理器（AES Coprocessor）可以实现 CBC、CFB、OFB、CTR、ECB、CBC MAC等多种加密解密算法［1，7］。TI官方提供的CC2541芯片文档并没有针对AES协处理器的操作使用给出详细的说明，只是大概的指出了加密解密的一些流程。本文详细讨论了如何在CC2541芯片上通过AES协处理器来实现BLE的AES CCM加密解密算法。1　CCM算法简介BLE链路层采用CCM算法实现认证和加密。CCM实际上分为CBC-MAC认证

    电子设计工程 2016年5期2016-09-13

  • 基于S12X系列双核单片机的CAN网关设计
    成XGATE协处理器内核的S12XE系列双核单片机具有处理速度快、反应时间短、功耗低等优点，在嵌入式应用中具有独特优势和很好的应用前景;文章采用16位双核单片机MC9S12XEQ512作为主控制器，以集成信号和电源隔离功能的CAN收发器芯片ADM3053来实现CAN接口电路，设计并实现了一个可以连接3个CAN通信子网的CAN网关，有效实现了系统的小型化、低功耗、低成本;采用双核处理技术来优化CAN网关的处理流程，由协处理器XGATE来处理各种中断，S12X

    计算机测量与控制 2016年1期2016-09-07

  • 多核DSP中FFTC协处理器在LTE-A下的应用*
    P中FFTC协处理器在LTE-A下的应用*［李小文 薛尧 黄菲 谭博］随着无线通信系统传输数率的不断提升，采用单核DSP进行数字基带处理的系统渐渐不能满足日益增加的复杂度及实时性要求，多核并行模式以及协处理器的加入逐渐被广泛应用。针对于此，基于LTE-A系统下物理层链路的实现，采用TI 推出的TMS320C6670高性能4核处理器，其中多核架构特性优点以及快速傅里叶变换协处理器（FFTC）的使用，将有效减少开发难度以及提高数据处理速度，大幅提升LTE-A数

    广东通信技术 2016年7期2016-08-24

  • 曦力是否够“犀利”联发科Helio X20/X25解析
    X25集成的协处理器，魅族Pro6的Sensor Hub技术再度回归协处理器解决传感器耗电问题苹果在iPhone 5s发布时首次提出了“运动处理器”概念，这颗超低功耗的芯片用于语音唤醒，对计步器、陀螺仪等传感器收集回的数据进行再加工等任务。高通骁龙处理器集成的Hexagon DSP、海思麒麟950集成的智能感知处理器i5，它们的功能和苹果提到的“运动处理器”相同，其本质就是所谓的“协处理器”。早前联发科多少有些“看不起”协处理器。以魅族为例，在魅族MX3时

    电脑爱好者 2016年11期2016-07-04

  • 新款4寸iPhone和iPad Air 3将搭载A9系列芯片
    还搭载了M9协处理器，让手机能直接变身计步器。此外，Siri也变得更加智能，只需语音就能将其唤醒。如果新款4寸iPhone能完整继承iPhone6s上的功能，那么价格该怎么定呢？此前有报道称该机售价将低于500美元，但眼下iPhone6还要卖549美元呢。至于第三代iPadAir，新款A9X处理器将让其性能得到质的飞跃，其图形性能将达到iPhone6s的两倍。此外，A9X的RAM提升到了4GB，运行多任务时会变得更加得心应手。

    电子世界 2016年6期2016-04-20

  • TM4C1233H6PZ双处理器的多串口实现技术
    H6PZ作为协处理器,通过SPI接口与主处理器通信,还能再扩展出8个UART口。这样整个系统共有16个UART口并行工作,整个系统组成如图1所示。主处理器带8个UART口,Uart0～7,其中1个串口Uart0用于调试Debug口,其他7个串口可用于并行数据采集;协处理器也有8个UART口,Uart0-1～Uart7-1,其中Uart0-1用于调试Debug口,其他7个串口用于并行数据采集;主处理器和协处理器之间通过SPI接口连接,以SPI接口作为主—协处

    单片机与嵌入式系统应用 2016年11期2016-03-20

  • 面向LTE-A宽带通信的并行比特协处理器*
    信的并行比特协处理器*管武，梁利平，胡巧芝(中国科学院微电子研究所，北京100029)通过时分复用的硬件方法，设计实现了面向LTE-A宽带通信的PBC(Parallel Bit Coprocessor)并行比特协处理器。该协处理器支持2G/3G/LTE/LTE-A标准的高速比特处理。协处理器以并行计算的结构，支持CRC校验、卷积码/Turbo码编解码、比特交织等宽带通信中的比特处理，吞吐率达600 Mb/s。在65 nm CMOS工艺下，该译码器面积约为1

    电子技术应用 2015年1期2015-12-07

  • 异构多核的全高清H264解码系统设计※
    tex-M3协处理器及IVA-HD多媒体硬编解码加速引擎。IVA-HD引擎内部有7个针对各种视频编解码而设计的加速引擎，每个加速引擎拥有独立的数据存储器，可以在很大程度上降低模块间因为读写数据造成的竞争。同时采用virtio缓存队列[3]和RPMsg 消息框架[4]来实现基于异步通知的主处理核Cortex-A9与协处理核Cortex-M3间数据通信，具有大数据通信效率高、异步通知等优点。OMAP4430处理器内部的Cortex-A9双核处理器将运行高级嵌入

    单片机与嵌入式系统应用 2015年1期2015-07-03

  • 基于自适应门控时钟的CPU功耗优化和VLSI设计
    U)和多媒体协处理器空闲所导致的动态功耗浪费．首先,设计了模块级自适应时钟门控单元,并通过芯片内部硬件电路来自动监测上述模块是否空闲,模块空闲时时钟关闭,从而消除了不需要的时钟翻转带来的模块内部动态功耗消耗．然后,将自适应时钟门控单元应用于国产处理器Unicore-2中,对其流水线阻塞、FPU和多媒体协处理器空闲的产生进行功耗优化．最后,基于TSMC 65 nm工艺下已流片芯片的网表和寄生参数文件,通过反标芯片的波形获得电路翻转率，并用PrimeTime

    东南大学学报（自然科学版） 2015年2期2015-04-24

  • 基于NuttX的多旋翼飞行器控制系统设计*
    增加失效保护协处理器，达到减少开发过程中坠机几率和提高主处理器任务容量的目的。实验表明，此平台在满足稳定控制飞行的同时，能明显减小开发难度，缩短开发周期，并且给后续算法开发保留了充足的运行资源。多旋翼飞行器；NuttX；多任务；失效保护0 引言相对于大型无人驾驶飞机(Unmanned Aerial Vehicle，UAV），多旋翼飞行器拥有体积小、成本低、行动敏捷、可悬停等优势，成为许多国家或机构的研究热点，是UAV发展的主要方向之一。归功于UAV技术近几

    电子技术应用 2015年3期2015-02-23

  • 一种CORDIC协处理器核的设计与实现
    CORDIC协处理器核，提供了高吞吐率的超越函数运算能力，从而提高了导航计算机的并行运算能力。此IP核使用verilog编写,由于其资源占用率低，可以非常容易地被集成入各种航天用FPGA中。1 CORDIC算法1.1 CORDIC旋转CORDIC算法最早由Volder提出[3]，用于求解一般三角函数，之后由Walther改进[4]，使得CORDIC可以用于计算双曲函数和进行乘除运算。由于几乎所有的通用CPU都具有硬件乘法除法功能,因此对数坐标模式所提供的乘

    电子设计工程 2015年2期2015-01-17

  • 移动设备也“极客”
    传感器外，“协处理器”的感念也成为了时下智能手机领域的一大亮点。比如，苹果说iPhone 6在搭载第A8芯片内置了M8协同处理器;华为称Mate 7搭载的麒麟925芯片内也隐藏了一颗i3协处理器（图3）。那么，所谓的“协处理器”到底是干啥用的？我们都知道，智能手机体内配备了包括重力感应、陀螺仪、罗盘、光线在内的各种传感器，每次调用时都要唤醒CPU去指挥。问题是，CPU的功耗很高，哪怕是基于big.LITTLE技术设计的“A15+A7”中的A7，频繁地工作也

    电脑爱好者 2014年22期2015-01-13

  • 基于手势识别技术的3D虚拟交互系统
    处理器平台、协处理器动态跟踪模块三部分，如图1所示。以英特尔凌动处理器平台作为整个嵌入式系统的核心，通过DVI接口，Audio芯片分别和显示器及音响连接，作为整个系统图像和声音的输出;通过PCI插槽与视频采集卡相连，采集3个角度摄像头的图像信息，经过图像处理和手势识别后作为交互的输入信息;通过COM1接口采用串口方式与ATMega16协处理器相通信，用来控制摄像头实时动态跟踪手的运动。图像采集模块包括视频采集卡、拍摄左手图像的左摄像头，以及分别拍摄右手图像

    实验室研究与探索 2014年6期2014-10-20

  • 基于FPGA的导航接收机跟踪环路设计与实现
    x公司提供的协处理器[2],实现环路的跟踪和通道的调度,在单片FPGA内实现导航接收机的跟踪环路,在不损失性能的基础上实现资源的优化。本文分析了导航接收机的设计和跟踪的基本原理,分析了载波环、码环的基本设计和环路鉴别器的算法性能分析,而后设计了基于FPGA的导航接收机跟踪环路,并在Xilinx公司的Virtex-4系列的XC4VSX55芯片上实现了用Verilog编程的硬件逻辑电路和基于内嵌协处理器核的跟踪算法的嵌入式开发。1 导航接收机跟踪原理导航接收机

    全球定位系统 2014年5期2014-08-21

  • 基于多核DSP处理器DM8168的视频处理方法
    核；DSP；协处理器；视频采集引 言以DSP为核心的处理器凭借自身硬件结构的优势和算法优化使得一般的嵌入式产品在视频应用领域得到了广泛的应用。随着高清视频应用的增多，传统单核DSP处理器已经不能很好地满足应用需求了。为此，TI公司推出了一款专门针对高清大数据量快速计算的专用多核DSP处理器DM8168。与传统单核DSP或ARM+DSP的异构多核结构相比，DM8168集成了4个不同类型的处理器，除了传统ARM+DSP结构外，DM8168还拥有两个专门针对高清

    单片机与嵌入式系统应用 2014年8期2014-08-12

  • 基于DSP协处理器的蓝牙安全传输方案设计
    4基于DSP协处理器的蓝牙安全传输方案设计黄一才，郁滨信息工程大学密码工程学院系统工程教研室，郑州 450004深入分析蓝牙安全机制，结合蓝牙芯片的特点，提出了一种蓝牙安全传输方案，该方案通过重新分配片内资源，用DSP协处理器处理相对复杂的密码运算，解决了通过外部增加硬件增强蓝牙安全性而带来的信息“落地”、硬件复杂等问题。实验结果表明，方案能在不影响蓝牙数据传输速率的情况下增强蓝牙通信安全，且能有效降低蓝牙安全产品成本，实现方便，可靠性高。蓝牙单芯片；蓝牙

    计算机工程与应用 2014年16期2014-07-07

  • 走下神坛细看苹果发布会的亮点与槽点
    与续航上一代协处理器的加入备受好评，本次苹果继续升级了处理器和协处理器。在增强性能的同时提升待机时间，为游戏、相机应用、蓝牙外设等提供更好的支持。相信搭配iOS8，iPhone的使用体验依旧会领先其他平台。槽点外形回归圆润造型？这是很多人不能接受的。从iPhone4开始，苹果就将硬朗的外形植入了用户心中，本次的回归让人大呼不适应。另外，从外观设计和工艺方面，两款iPhone6也的确缺乏亮点，在其他手机厂商拼命追赶的背景下，苹果要想保持大幅度领先变得越来越难

    电脑迷 2014年20期2014-04-29

  • 采用8位微控制器实现无传感器磁场定向控制
    由片上内嵌的协处理器MDU和CORDIC（矢量计算机）以及8051兼容CPU的联合应用就可以实现。MDU是一个16位乘法和除法单元，CORDIC是一个专用于矢量旋转和角度计算的16位协处理器。在英飞凌8位微控制器XC886和XC888上实现的无传感器磁场定向控制，能为电器制造商所面临的能耗要求和定价压力提供完美的解决方案。和大多数采用硬编码方式实现的其它类型的FOC不同，基于XC886/8微控制器的解决方案具有软件重复编程能力所带来的附加优势，能向用户提供

    电子设计工程 2014年21期2014-03-24

  • 美超微(R)在SEG 2014上展出最新双处理器和交换机
    （Phi™）协处理器的1U平台、2U Super-Server®、4U/Tower和 7U Super-Blade®平台，包括破世界纪录的2U超高速Ultra SuperServer（支持英特尔至强E5-2600 v3双处理器（最大功率160W）、4个双宽（GPU或至强融核协处理器和8个3.5"插拔SAS3 12Gb/s加4个2.5"热插拔NV Me SSD）的现场演示。美超微总裁兼首席执行官梁见后表示：“美超微支持28个双处理器节点的最新 MicroBl

    电脑与电信 2014年10期2014-03-13

  • 人工智能芯片让手机看懂图片
    展示中将一个协处理器连接至传统的智能手机处理器上，可以让手机运行深度学习的软件。软件能够探测到人脸和街景中的标签部分。协处理器的设计在现场可编程门阵列（FPGA）上测试，FPGA是一种可编程、可重构的芯片，可用来测试新硬件的设计，而无需投入大量成本来制造全新的芯片。普渡大学的原型远没有谷歌的小猫识别系统那么强大，但却显示出了新型硬件如何让深度学习更广泛的应用成为可能。“人们需要这种应用。”库洛切罗说。“可能你会有几千张看都不会再看的图片，而我们现在并没有合

    电脑与电信 2014年10期2014-03-13

  • 一天24元你也可以畅游“天河”
    48000个协处理器,共300多万个计算核心,自落户广州以来,它一直以如此惊人的运算速度在工作。当前这个“超级大脑”开始进入全面升级期,一条条“飞龙”陆续进入休憩期,为了保证用户不受影响,将始终有一条“飞龙”为“把守”,这种状态最多持续到8月底或9月初。全新的天河二号的计算速度将达到每秒10亿亿次,科学家2013年底曾经预测这个速度原本要到2015年才能实现,但是就像谁也无法预测超级计算机的极限速度一样,谁也想不到它的进步会如此之快。也许一天只需要花费24

    计算机与网络 2014年13期2014-02-20

  • 高性能计算处理器进展
    方发布了众核协处理器Xeon Phi。在2013年中发布的TOP500中，排名第7的Dell公司研制的Stampede超级计算机就采用了最新的Phi处理器。本文重点分析下英特尔这款众核处理器Phi。Phi是基于英特尔的众核集成体系结构设计（Many Integrated Core，MIC），最新发布的Phi处理器有两个版本：Phi 3100和Phi 5100，都是采用英特尔最新的22纳米工艺。Phi5100包括61个处理器核，支持320GB/s的内存带宽，

    中国教育网络 2013年11期2013-11-16

  • 异构多处理器嵌入式计算平台的设计
    5137作为协处理器。STM32F107主处理器与CC430F5137协处理器之间采用串口进行通信。1.1 主处理器端硬件体系结构本文构建的433 MHz有源RFID读写机具主处理器STM32F107端提供了3个与上位机通信的接口：USB接口、10/100M自适应以太网接口和UART串口，其中USB接口支持OTG通信模式。为了提高整个系统的安全性，系统还提供了7816 PSAM智能卡接口，该接口能够与PSAM智能卡进行通信。为了保存从协处理器接收到的数据,

    网络安全与数据管理 2012年24期2012-09-29

  • 车载双路CAN总线冗余网关的设计
    块，同时还将协处理器XGATE模块集成到S12XD系列中，目的是减轻主处理器S12X CPU的工作负担，提高系统的数据吞吐能力，从而支持双处理器的嵌入式开发.XGATE基于RISC内核，能够独立于主中央处理器单元进行编程，可以执行独立的算法完成运算.XGATE能够辅助支持内存RAM与外接设备之间的高速数据传送，同时完成指定的数据处理，例如通信协议的转换，等等.这使得XGATE可以作为DMA控制器[3].此外，MC9S12XDP512单片机内部还有32K的R

    车辆与动力技术 2012年1期2012-08-21

  • 面向移动安全存储的密码SoC设计与实现
    主设计的安全协处理器执行密码操作，经验证可适用于三类主要的密码算法[3]：对称密钥加密算法、散列算法和公开密钥加密算法。此外，设计了高性能NAND Flash控制器，支持外接多种类型的NAND Flash芯片（SLC、MLC和 TLC），最大支持容量为 160 GB。本设计可应用于加密U盘、加密U盘KEY、加密移动硬盘、高速加密流转接器等设备中。1 硬件设计1.1 系统架构本文提出的密码SoC架构如图1所示。其中集成了两种处理器核，分别是通用处理器（LEO

    电子技术应用 2012年4期2012-07-03

  • Spansion推出新型人机接口协处理器加速语音电子元件发展步伐
    ion®语音协处理器，这是业界首款支持语音控制系统接口的人机接口(HMI)协处理器。凭借Nuance Communications公司（纳斯达克代码：NUAN）的语音技术，该款新产品是汽车、游戏和消费电子领域语音识别系统的理想之选。此外，该产品支持更大的语音数据库，与常规语音接口相比，可以显著提高响应时间和精度。Spansion语音协处理器由定制型逻辑和高速存储器构成，有利于加快和优化语音控制人机接口，同时还可消除常规CPU在处理语音数据时的工作负荷。随着

    电子技术应用 2012年8期2012-04-01

  • 新型声控技术让汽车“听话”能力更强
    口(HMI)协处理器也正是应了这一趋势。与常规语音接口相比，这个处理器除了支持更大的语音数据库，显著提高响应时间和精度外，其最大的特点在于语音协处理器由定制型逻辑和高速存储器构成，可加快和优化语音控制人机接口。虽然Spansion暂时不在中国市场上市，但其语音协处理器是全球首款语音携处理器，若在汽车导航领域广泛推广起来，对语音控制、声控导航等技术将是一个重大突破。据称，对于嵌入式语音识别技术，在内存中储存的“声音库”至关重要。声音库的容量越大，语音识别的准

    通信世界 2012年27期2012-03-07

  • 德州仪器隆重推出业界功能最强大的基站SoC德州仪器隆重推出业界功能最强大的基站SOC 充分满足制造商与运营商对4G技术的需求
    。作为可配置协处理器实施的TI PHY，可使软件定义无线电(SDR)方案帮助运营商在无需外部组件的情况下顺利地升级到新兴标准。TCI6616的自动数据包处理功能可管理同时来自内核与无线电广播网络的数据包，其不仅能够减轻数据包处理的工作量，同时还可释放出相应的资源支持可提高频谱效率的算法。数据包协处理器的自动运算可简化设计，同时还可为开发人员大幅降低成本。综上所述，这些面向所有主要无线标准的可配置协处理器，均可实现相当于250多个DSP的性能。TCI6616

    电脑与电信 2010年11期2010-08-15

  • 基于ＬＥＯＮ３处理器和Ｓｐｅｅｄ协处理器的复杂ＳｏＣ设计实现
    和Speed协处理器的基本情况，提出了替代FPGA控制方式的LEON3可编程方案，方便了用户使用Speed；开发7AHB总线接口、DMA控制器，并详细叙述了软硬件联合开发的互动过程；软硬件仿真结果证明了此方案的正确性、可行性和实用性。关键词：LEON3；协处理器；SoC；AHB；DMA前言随着科技的发展，信号处理系统不仅要求多功能、高性能，而且要求信号处理系统的开发、生产周期短，可编程式专用处理器无疑是实现此目的的最好途径。可编程专用处理器可分为松耦合式(

    电子产品世界 2009年5期2009-05-25

热门标签

关于参考网