一种扩频接收机的设计分析

管吉兴,陈 荣,高跃清,苏龙阁

(中国电子科技集团公司第五十四研究所,河北石家庄050081)

0 引言

扩频通信被广泛应用于民用和军事通信中,因为其具有抗干扰能力强、可进行码分多址通信、安全保密性好以及截获率低等优点。目前射频数字化比较困难,中频数字化已经比较成熟。数字化扩频接收机需要完成快速复杂的信号处理,具有高速处理能力的FPGA使得扩频通信系统的高度集成化成为可能。由于全数字扩频接收机在模/数变换后采用了全数字信号处理技术,因而具有较高的效率和灵活性。

提出了一种BPSK调制的语音通信直接序列扩频接收机的设计分析,介绍了其组成和工作原理,给出了主要功能模块的实现框图和注意事项。设计采用中频数字化方法,解扩解调部分在FPGA中实现,并给出了测试结果。测试结果表明,该接收机运行稳定可靠,达到了预先要求的各项性能指标。

1 总体设计

1.1 组成

扩频接收机作用是完成对接收的射频信号的解扩和解调,输出基带信息数据和同步时钟。扩频接收机包括天线单元、下变频单元、解扩解调单元、时钟产生单元、电源单元和监控单元。各部分的功能如下：

①天线单元接收空间射频信号,并输送给下变频单元;

②下变频单元作用是将射频信号进行放大、滤波,下变频到70 MHz中频;

③解扩解调单元主要功能是对输入的中频信号进行数字化、解扩和解调,输出基带信息和同步时钟;

④时钟产生单元提供系统所需时钟,如A/D采集时钟等;

⑤电源单元接收外部输入交流电源,将其变换到设备所需的各种直流电压;

⑥监控单元设置设备工作的各种参数,并接收各单元上报的状态信息,实时在显示屏上显示。

1.2 工作原理

扩频接收机工作原理是恢复出本地扩频码,与输入的扩频信号进行相关运算,完成解扩处理;解扩后的基带数据经过定时同步电路,完成位同步操作,输出数据和同步时钟。

具体的工作流程：射频信号经由天线单元、下变频单元变为70 MHz中频信号;中频信号在解扩解调单元进行自动增益控制(AGC)、A/D数字化、解扩、解调,输出基带数据和同步时钟。

1.3 顶层设计

天线单元、下变频单元、时钟产生单元、电源单元和监控单元等部分电路成熟,这里不做赘述,重点对解扩解调单元进行设计。解扩解调单元原理框图如图1所示。

图1 解扩解调单元原理框图

解扩解调单元首先对70 MHz中频信号进行自动增益控制、A/D变换,然后经过数字下变频(DDC)、相关解扩、定时同步,输出基带数字信号和同步时钟。压控增益放大器(VGA)在AGC控制作用下完成自动增益控制功能;载波跟踪完成载波搜索和跟踪功能,载波环路采用Costas环;伪码捕获和伪码跟踪环完成伪码的捕获和跟踪,恢复出对齐的扩频码并送给相关解扩。

2 关键技术

2.1 AGC

AGC根据信号强度自动调节压控放大器的增益,使输入中频信号保持在一定的幅度,既不使A/D过载,又在A/D的动态范围内,保证A/D能够良好工作。设计中AGC包括2部分：压控VGA和AGC控制电路。VGA位于A/D之前,外部有控制电压输入口;AGC控制电路在FPGA中采用数字化实现,通过求取信号的幅度信息、积分处理和D/A变换后,送VGA实现增益控制。

载波跟踪环路锁定前,AGC工作在非相干模式,通过估算信号加噪声的平均能量控制电平变化;环路锁定后,AGC转入相干模式,通过估算信号能量控制电平的变化。

2.2 DDC

DDC是A/D变换后的主要工作,是数字处理运算量较大的部分,输出同相支路I、正交支路Q两路信号。DDC的组成包括数字混频器、数字控制振荡器(NCO)和低通滤波器(LPF)3部分。

中频信号经过A/D采样后的原始数据,分2路输入到混频器中,与NCO产生的正交本振信号进行混频,然后再经过低通滤波器进行滤波和抽取,再以合适的速率传到后续单元做进一步处理。滤波器可通过加载不同系数,完成不同带宽设计。

数字混频器采用FPGA内部的乘法器硬核实现,以满足高速指标,同时降低逻辑资源消耗;NCO为下变频提供本振信号,采用ROM查表实现,需要消耗大量的存储器资源;低通滤波器采用多级滤波器级联的方式,以减少延时和资源消耗,其中第1级滤波器通常选用级联积分梳状(Cascaded Integrator-Comb,CIC)滤波器。

2.3 伪码捕获

伪码捕获与载波捕获一起执行。考虑到输入信号信噪比低且存在一定多普勒频偏,采用频率/时间(扩频码相位)两维通道并行相关搜索方法。

伪码捕获采用数字匹配滤波器(DMF)方法。由于输入中频信号通常存在多普勒频偏,难以直接求出精确的载波频率,所以通常选用非相干基带匹配滤波器。非相干基带匹配滤波器的捕获原理是,接收信号与本地NCO的同相I和正交Q载波相乘,得到同相和正交2个分量,经低通滤波器(LPF)、基带DMF和平方检波后,将同相和正交分量相加,得出相关结果,并与门限值相比较。当检测到相关峰值超过门限值时,表明扩频码相位已同步,同时也完成了载波的粗捕获,否则,继续频率搜索。

传统的DMF设计效率较低,当PN码码长较长时,需要占用较多的FPGA资源,成本较高。通过改进延迟线的结构,并结合时分复用技术,提出DMF的递归折叠结构,该结构极大地降低了DMF的资源消耗。

对于要求捕获灵敏度高的情况,可采用视频累积的方法。累积时,要根据载波多普勒频偏自动补偿扩频码多普勒频偏,具体可通过在累加窗口中添加或删除相应数据,完成数据对齐。门限值比较算法采用基于窗口计数器的自适应门限算法,其与传统的固定门限检测法相比,这种算法可提高检测概率,同时降低虚警,缩短正确捕获时间。

2.4 伪码跟踪环

由于扩频通信通常工作在较低的信噪比下,相干载波不容易得到,所以,采用非相干的延迟锁定环(DLL)来实现对伪码的跟踪。延迟锁定环原理框图如图2所示。

图2 延迟锁定环原理框图

DLL是由2个支路的相关器构成的锁相环路。输入扩频信号同2个分别超前、滞后于本地同步扩频码半个码片的扩频码进行相关运算,相关器由乘法器、低通滤波器(LPF)和平方包络检波器组成。按照扩频码相关特性,输入信号与本地扩频码的相关特性应为三角波,但由于2个相关支路的本地扩频码相差一个码片,2个相关峰相减得到一条S形曲线,此即DLL锁相环的鉴相特性。

对于多普勒频偏较大的系统,需要载波辅助码跟踪环。来自载波跟踪环的环路滤波器的输出按一定的比例因子调整之后,作为辅助量加载到DLL的环路滤波器的输出端上。有了载波辅助码跟踪,扩频码跟踪精度更高、更准确。

2.5 载波跟踪环

扩频通信采用BPSK数字调制技术,属于载波抑制系统。所谓载波抑制系统是指没有载波锁相环可跟踪的残留载波分量的系统。对抑制载波信号进行跟踪通常需要采用一些特殊的锁相环路,常见的有平方环、同相—正交环(Costas环)、判决反馈环和通用载波恢复环等。对于扩频通信系统中的BPSK调制信号来说,一般均采用Costas环进行载波跟踪。Costas环的原理相关文章比较多,这里不做赘述。

依靠Costas环自身捕获,捕获时间长,捕获带窄,还可能出现延滞、假锁等不可靠的捕获现象。因此需要一些有效的辅助捕获方法,常用的方法有扫描法、变参数法和干扰补偿法等。该文设计采用匹配滤波器(DMF)的方法进行辅助捕获,捕获过程分为初捕和精捕。由于扩频码相关峰值对多普勒频移比较敏感,在多普勒频移范围内分段扫描,计算接收的扩频码和本地扩频码的相关值,继而和门限比较,大于门限的认为初捕成功,否则调整多普勒频移的区间继续搜索,直到捕获为止。当初捕成功后,通过转换开关的控制,转入Costas环的精捕阶段。采用匹配滤波法的好处是捕获时间较小,其捕获区间又能满足下一步Costas环捕获的要求,特别适合于大多普勒频移的场合。

2.6 定时同步

在数字通信中,接收机要对所接收的数字信息进行抽样判决,则在本地接收端要产生抽样时钟序列,这就是定时同步。通过本地高精度采样时钟对接收信号进行采样,采样时钟独立于信号时钟,不需要进行反馈,采样信号送入内插滤波器进行二次采样,通过算法对采样值进行计算来得到信号。定时同步环路原理图如图3所示。

图3 定时同步环路原理图

定时同步环路由内插滤波器、Gardner误差估计、环路滤波、定时NCO及同步电路组成,其主要作用是调整定时相位及频率偏差,输出最佳的定时信号。

Garnder算法不需要反馈,每一个符号只需要采用2个采样值,其中一个点叫strobe点,也就是符号最佳观察点,另外一个点叫midstrobe,也就是2个最佳观察点之间的采样点。该算法简单较广泛适用,与载波相位无关。

3 设计实现方法和指标测试

3.1 设计实现方法

结构上采用2U标准机箱,进行了上架设计。机箱前面板有控制键盘和显示屏幕,后面板为信号和电源连接器。模拟信道电路采用通用电路实现,结构采用金属屏蔽盒设计,以提高电磁兼容性。监控单元电路采用单片机实现,其连接输入键盘和输出显示屏,并配有RS485和RS232接口,已完成对接收机各部分的监视、控制和通信。

解扩解调单元基于软件无线电思想,采用DSP和FPGA的形式实现。DSP主要完成各种环路工作参数的计算、载波跟踪环频率引导和各种环路控制功能;FPGA主要进行数字下变频、滤波、抽取、伪码捕获和各种环路的主体运算部分;FPGA与DSP之间通过高速总线实时交互数据,完成解扩解调功能。

DSP选用TI公司的 TMS320C6701,主频150 MHz,开发软件为代码编译工具(CCS);FPGA选用XILINX公司的XC5VLX220,规模达到220 000个逻辑单元,开发软件为集成开发环境(ISE);A/D选用高速器件AD6644,最高采样率达105MHz,采用带通欠采样模式;AGC环路的D/A转换器选用普通低速率器件,位宽为12。

3.2 指标测试

接收的扩频信号为差分BPSK调制,扩频码长度127,扩频码的码片速率3.048 Mc/s,数据速率为24 kbps,多普勒范围-80 kHz～+80 kHz。测试信号产生采用标准可编程数字信号发生器,噪声产生选用标准噪声发生器。对于整机测试,采用无线测试方式,即标校高塔发送确知调制信号,接收端使用频谱仪标校信噪比。对于解扩解调单元测试,采用信号源加噪声源的有线测试方式,中心频率为70 MHz。

通过测试得出,捕获门限达到47 dBHz,捕获时间小于1 s,接收机动态范围优于70 dB,接收机误码率门限比理论值差0.5 dB。

4 结束语

测试结果验证了BPSK直接序列扩频接收机设计的正确性和可行性。给出的解扩解调电路的原理框图和实现注意事项,具有一定实践价值。该文设计是针对低码速率展开论述的,对于高码速率的设计,方法同样适用。

DMF伪码捕获方式原理简单,捕获时间快,但是灵活性差,对于多种扩频码速率的设计,需要采用其他灵活性强的捕获方式。载波跟踪环采用的costas环方式,针对BPSK和QPSK调制模式,costas的结构不同,具体可参考通信原理书籍。

[1]刘兆晖,康志伦.基于科斯塔斯环的多普勒频移捕获方法[J].合肥工业大学学报,2007,30(3)：268-270.

[2]张欣.扩频通信数字基带信号处理算法及其VLSI实现[M].北京：科学出版社,2001：178-220.

[3]王文潇.扩频通信接收机关键技术的FPGA实现[J].无线电工程,2005,35(6)：9-11.

[4]李建海,成亚勇.QPSK调制解调器中的Gardner定时恢复算法研究与性能分析[J].无线电工程,2004,34(10)：55-57.

[5]丁峰.直接序列扩频系统解扩模块FPGA实现[J].电子测量技术,2009,32(4)：104-107.