基于FPGA的视频信号数字化光纤传输实验接收装置的设计与实现

刘 佳，孙 立

（南京航空航天大学理学院，江苏南京211100）

1 引 言

随着光纤技术的不断发展，光纤的应用越来越广泛.光纤以其频带宽、容量大、衰减小等优点为通信领域带来了改革和创新，形成了一个新兴产业.数字通信对比传统的模拟通信有抗干扰能力强、适用范围广、保密性能强、易于集成、功能稳定等优点[1].数字光纤通信兼有两者的优点，必将成为通信领域的发展方向.

视频信号的光纤传输有实时、准确、清晰的优点.在实验领域，可以快速准确地传递实验图像，为实验者提供更可靠的信息.在监控方面，可以实时传递监控图像，既节约成本，又有高的传输质量.因此，视频信号的光纤传输的研究与实现，将方便人们的学习、工作和生活[2].

本文针对普通高等工科类学校中，非通信与信息等专业学科的普及性实验教学科目研制的“视频信号的数字光纤通信实验仪”创新实践项目.实验仪器的使用，有利于帮助高等学校基础性学科实验课程的提升，丰富与完善实验课内容，使学生了解现代技术的发展，掌握相关知识.

2 系统的硬件结构

整套装置由两大部分组成：光接收器和光发射器.两者之间以光纤连接.光发射和光接收器的工作原理相互关联，一个是另一个的逆过程；光发射器是将视频的电信号转变成光信号，光接收器是将光信号转变成视频的电信号.

光接收器由光／电转换部分、串并转换部分、控制部分、D／A转换部分、模拟信号放大部分组成.图1是光接收器的电原理图.

图1 光接收器原理框图

3 系统电路设计

3.1 电源

整套装置仅以7.5V直流电源供电，内部集成电路需用到5V，1.5V，3.3V的电源.5V电源由L7805三端稳压电源提供，3.3V和1.5V分别由ASM117－3.3和ASM117－1.5提供.

3.2 信号的接收及处理

3.2.1 光／电转换模块

装置以单纤进行信号传输，光信号传输到接收装置后，需要还原为电信号，即差分电压数据流.采用型号为HNMS－XEMC41XSC20，工作波长在T1 310nm／R1 550nm的单纤双向一体化收发模块，将光信号转换为电信号[3－4].转换后的差分信号由RD＋和RD－输出.电路如图2所示.

图2 光电转换电路

3.2.2 串并转换

装置采用与发送器中的串化器DS92LV1023相匹配的解串器DS92LV1224.发送器中的串化器将10位的并行数据转换为串行的差分数据流，因此在接收器中需用相应的解串器将串行差分数据流还原为并行数据.

DS92LV1224内部有锁相环，在接收数据流时可根据数据的频率自行匹配接收时钟，外界只需为其提供参考时钟.此处参考时钟为16MHz，由FPGA控制部分提供.芯片还匹配了与解串后的数据同步的时钟，以助于转换后的并行数据输出.参考时钟和数据输出时钟分别为REFCLK和RCLK引脚.为了保证视频信号的连续性和实时性，需避免芯片处于省电模式或高阻模式.因此PWRDN和REN需接高电平，RCLK－R／F接高电平，即选择时钟上升沿输出数据.

该组芯片有2种同步方式：快速同步和随机同步.快速同步是由串化器发送一组由连续的6个“1”和“0”组成的同步信号，解串器收到信号后锁定数据时钟，锁定完成之前LOCK保持高电平，同步完成后跳变为低电平.同步信号的发送是由串化器的SYNC1和SYNC2控制的，只要两者之一置高电平持续时间超过6个时钟周期，串化器就开始连续发送同步信号.快速同步具有快速准确的优点，但在长距离的信号传输中，光纤只传递数据，无法很好地传递串化器和解串器的SYNC和LOCK信号.因此采用随机同步方式.随机同步方式串化器不需发送同步信号，解串器直接对数据流进行锁定，实现同步，锁定丢失后，解串器会重新锁定时钟[5－6].将LOCK接到FPGA以进行实时控制.芯片电路如图3所示.

图3 串并转换电路

3.3 控制部分

电路采用型号为EPIC3144C8的FPGA为主控芯片，由32MHz的晶振提供工作时钟.芯片共有4个时钟输入端，选其一输入晶振时钟.由于FPGA各个模块都用到，所以各个模块都需要供电和接地.

FPGA内部有2个锁相环，可以进行分频和倍频，以得到不同的频率.D／A转换芯片和串并转换芯片的时钟由FPGA提供.由解串器传输过来的10位数据是在发送端由8位数据编码得到的，因此在数模转换之前需对数据进行解码.解码是在FPGA中由程序控制完成的.程序采用AS（主动）配置方式下载到FPGA.

3.4 D／A转换及视频信号输出

3.4.1 D／A转换部分

采用美国模拟器件公司出品的AD9708，它属于高性能、低功耗CMOS数模转换器，能提供出色的交流和直流性能，支持最高1.25×108s－1的更新速率.工作时钟设为16MHz，由FPGA提供.

AD9708的外围电路如图4所示.其中REFLO是转换基准的参考地，此脚接地禁用内部参考电压.COMP1是噪声衰减模式设置端，此处串接0.1μF的电容能达到较好的转换效果.R9是终端匹配电阻以消除高频振荡.C9和C10用以滤除数字电源纹波，C6和C7用以滤除模拟电源纹波.并行数据由DB0～DB7输入，转换后的数据由IOUTA输出.此处输出的信号须经运放放大后，才能满足通用性视频显示器的技术要求[7].

图4 D／A转换电路

3.4.2 模拟放大及视频信号输出

采用AD8042实现信号的放大，如图5所示.U1A将AD9708输出的电流信号转换为电压信号，其中C1主要作用是去除高频干扰.U1B作为电压跟随器，用于阻抗匹配.要求的输出阻抗是75Ω，电压跟随器使输出阻抗为0，再串联1个75Ω电阻（在U1B的7脚之后，图中未标出），来满足匹配要求.

图5 模拟信号放大电路

4 程序设计及仿真

系统采用VerilogHDL语言进行程序编写，在QuartusⅡ环境编辑仿真[8－9].FPGA的工作：

1）提供D／A转换芯片AD9708的工作时钟和串并转换芯片LV1224的参考时钟，AD9708工作时钟和LV1224的参考时钟均为16MHz，是系统晶振时钟的二分频.

2）获取串并转换后的10位数据，进行解码，还原为编码前的8位数据，并将解码后的数据传送给数模转换芯片.

装置采用的8B10B编码方式，分为3B4B和5B6B进行编码.解码部分依照编码时相同的分发将10位数据分为4B和6B分别解码[10].

程序以4B3B，6B5B分别查表的方式实现.解码后再按顺序组合成8位数据.

程序仿真图（见图6）中，adin是编码之前的8位数据，设为逐次加一的计数数据，为了方便比较，图中用十进制表示.编码后的10位数据为data10b，adout是解码后的数据.可以看到虽有延迟，解码后数据仍为计数数据.因此程序可以准确地实现解码功能.

图6 程序仿真图

5 结束语

光纤通信技术的发展与应用方兴未艾，越来越普及[11]；但高等院校的基础性学科以及相关专业课程的配套性实验课，却普遍存在不足、迟后和落伍的现象；这种跟不上形势发展需要的局面，严重的弱化了高等院校的功能与作用，因此研制开发新型实验仪器，完善理论与实验相配套，并密切紧跟当今科技发展的步伐，满足不同层次的教学需求，提高高等教学质量，有着积极而重大的意义和作用.另外，全电视信号中除了视频信号外，还包括音频信号，其声音信息的有效转换传输处理，是应用领域中不可缺少的内容与完备.除了单向通信外，收发设备之间相互进行信息交换，实现双向通信、完成反向控制功能，在光纤通信应用领域中获得广泛应用和普及.这些课题的技术性拓展转换，其移植到实验室的相关专业应用性的开发，必将有广阔的发展前景与市场.

[1] 陈克难，刘文红.使用光纤传输信号波形的技术[J].仪器仪表学报，2005，26（8增）：537－538.

[2] 李亮，胡一梁，韩瑞珍.基于FPGA的数字光端机的设计[J].中国有线电视，2008（9）：955－957.

[3] 孙坚.基于GPIB的光纤收发器系统的设计与实现[J].数字技术与应用，2009（12）：22－23.

[4] Carvalho J，Romero R，Melo M，et al.Optical fiber communications：recent contributions in photonic device technology[J].Fiber and Integrated Optics，2005，24（3／4）：371－394.

[5] 生安财，孟克.基于CPLD的数字光端机的设计与实现[J].应用科技，2007，34（11）：43－45.

[6] 来卫国.10位BLVDS串化器DS92LV1023和解串器DS92LV1224的原理及应用[J].国外电子元器件，2002（8）：45－47.

[7] 季晓飞，迟泽英，游明俊，等.光纤双向传输系统中数字光端机的研制[J].南京理工大学学报，2001，25（2）：182－185.

[8] 袁本荣，刘万春，贾云得，等.用Verilog HDL进行FPGA设计的一些基本方法[J].微计算机信息，2004，20（6）：93－94，14.

[9] Moretti G.Tool adds power－analysis feature[J].EDN，2004，49（25）：15.

[10] 杨云，邓元庆.基于VHDL的双校验位8B10B编解码系统设计[J].光通信技术，2005（11）：42－45.

[11] Zager M.For fiber the future is now[J].Rural Telecom，2009，28（2）：20－24.