一种集成式石英谐振加速度计信号处理与融合方法

陈福彬，金 鑫，刘 迪，田文杰

（1. 北京信息科技大学自动化学院，北京 100101；2. 北京信息科技大学传感器重点实验室，北京 100101）

关 键 字：集成式石英谐振器；信号处理；锁相倍频；石英谐振加速度计

加速度传感器已经广泛用于惯性导航、平台的稳定控制等领域，目前主流中高精度的加速度传感器是石英挠性加速度计，技术已经成熟，但是功耗高、工艺复杂、成本高，并且其输出信号为模拟信号，必须通过AD转换器转换为数字量才能与上一级系统连接，增加了转换误差及系统应用的复杂性。石英谐振加速度传感器具有分辨率高，动态范围广、数字频率输出、线性度好等优点。欧美等国家在上个世纪八十年代就开始开展谐振式加速度计的研制，但是与主流加速度计性能仍存在一定的差距，主要瓶颈有：一是石英晶体谐振器不可避免地受到温度等干扰因素的影响，在环境适应性方面仍然存在短板。二是实际应用的石英谐振加速度计灵敏度明显偏低[1,2]。

目前研发的石英谐振加速度计为了消除温度、气压等共模误差影响，大多两个独立谐振器配对使用，采用双谐振器的差动工作模式，标度因数一般在100 Hz/g以下[3]。由于谐振器加工工艺技术的限制，配对使用的两个石英晶体谐振器很难做到完全一致，导致频率温度变化特性的不一致，差频输出难以完全抵消温度引起的共模误差[4]。

传感器的阵列化、小型化是现代传感器的发展趋势。因此在研究圆盘式石英谐振器的力频传感特性[5,6]基础上提出了在同一圆形晶片上设计多对电极，构成力敏谐振器集群，采用石英谐振器集群作为加速度计的敏感元件，通过谐振器集群多路谐振信号的融合处理，提高石英晶体谐振器集群整体的力敏特性，同时利用共模抑制原理抑制材料、工艺、环境等干扰因素的影响。

本文提出了一种适用于集成式石英谐振加速度计的信号处理与融合的方法，设计了基于FPGA的电路实现方案，既具有较高的信号处理实时性，又提高石英谐振加速度计的灵敏度。

1 集成式石英谐振加速度计

1.1 石英谐振器集群

通过晶体能陷理论[7]的研究分析，在同一石英晶片上集成了四个谐振器，结构示意图如图1所示。在激励电路的作用下，四个电极对应的谐振器能独立工作，相互之间几乎不影响，通过四路谐振信号的融合处理，可以提高谐振器整体的力敏特性。

图1 石英谐振器集群结构示意图Fig.1 Block diagram of quartz resonator cluster

1.2 集成式石英加速度计

采用石英谐振器集群作为敏感元件可以构成集成式的加速度计，集成式石英加速度计采用对称支承结构，如图2所示，主要由支承底座、挠性轴、质量块以及两片石英谐振器集群晶片构成。石英晶片对称安装在结构的两侧，构成推挽结构，当敏感轴方向在加速度条件下，检测质量块产生惯性力，石英晶片一个受到压力，而另一个受到拉力，使两个石英晶片上的谐振器的频率发生相反变化，加速度转换为频率变化，通过检测频率变化量得到被测加速度。

图2 集成式加速度传感器结构Fig.2 Structure of integrated acceleration sensor

2 集成式谐振加速度计的信号处理与融合

2.1 方案设计

集成式加速度计的敏感元件由两片石英谐振器集群组成，可以输出多路谐振信号，先对每一片谐振器集群进行信号处理与融合，最后对两片谐振器集群信号融合结果绝对值求和，灵敏度又提高1倍。信号处理与融合系统方案如图3所示，首先对石英谐振器集群频率信号进行差频整形处理，然后对差频信号进行锁相倍频。最后将两片石英谐振器集群倍频后的信号同步采集处理[8,9]，实现信号叠加融合。

图3 信号处理与融合系统设计方案Fig.3 Scheme of signal processing and fusion system

在同一晶片上谐振信号经过差频处理可抑制外界温度、噪声等因素的影响，提高信号的抗干扰能力；差频后的信号经过锁相环进行倍频，缩短信号的采集时间；倍频后的信号进入频率计，通过设置门控时间可以控制信号采集测量的速度；最后把各路信号测量结果融合叠加，融合后的频率信号包含了所有输入被测参量信号的变化信息，从而大幅提高了敏感元件对被测参量变化的检测灵敏度。

2.2 设计与实现

集成式石英谐振加速度计的信号处理与融合系统是基于FPGA的实现方案，主要包括差频整形电路、锁相倍频电路、频率信号采集以及信号融合输出。

2.2.1 差频整形电路

由于谐振器的输出信号为不规则的数字信号，在输入FPGA之前需要进行整形，使之成为易于处理的方波信号，同时为了简化电路结构，可以选择用D触发器进行信号的差频处理[10]。假设两输入信号Vin和Vclk分别输入D触发器的输入端和时钟端，频率分别为fin和fclk，满足条件：

设两信号周期分别为Tin和Tclk，记：

假设存在一个整数K，使得ΔT满足关系式：

将式(3)(4)代入式(2)中可得：

即：

所以两信号在满足式(1)的条件时，则可通过D触发器实现信号间差频。

2.2.2 锁相倍频电路

锁相倍频电路是信号处理中的关键环节，通过对被测频率信号倍频，既可以提高加速度计的灵敏度，又可以实现频率信号采集的实时性。传统的模拟锁相环信号易受电源噪声影响，且电路占用面积非常大，不利于信号处理电路的小型化、集成化。所以设计了基于FPGA的全数字锁相倍频电路。锁相环通过外部输入信号来控制环路内部振荡信号的频率和相位，内部具有相应的反馈回路，在使用过程中可确保倍频信号的精度和稳定性。

倍频电路的整体结构如图4所示，由倍频锁相环和基准时钟自适应模块组成，由于数字锁相环在工作时需要一个和当前输入信号相匹配的基准时钟，为了增加锁相环频率信号的工作范围，设计了锁相环基准时钟自适应模块，可以根据当前输入信号实时计算并输出锁相环基准时钟，锁相环根据基准时钟，可以将输入信号进行相应的锁相倍频操作。实验中倍频系数设置为8时，测量时间缩短为125 ms。

图4 锁相倍频电路结构图Fig.4 Schematic diagram of phase-locking frequency multiplication circuit

2.2.3 频率信号采集

倍频锁相电路的输出信号需要通过高精度的频率信号采集，多路测量结果融合相加，完成信号的融合输出。频率测量是在门控时间内对待测信号脉冲进行计数的电路结构，计数方式分为间接法和直接法，这两种方法最大的区别就在于频率计对于门控时间的计算方式，间接法是通过待测信号控制门控时间，而直接法则是通过系统时钟控制门控时间。

1) 间接法测量原理

若待测信号频率为fx，门控时间为Tctr，设系统时钟信号频率为fclk，门控信号开始和结束位置正好对应基准时钟信号和待测信号的两个上升沿，且门控时间内待测信号脉冲数为Nx_cnt，基准时钟的脉冲数为Nclk_cnt，则有：

将式(7)(8)联立可得待测信号频率计算公式为：

这种频率计算方式通过待测信号控制频率计的门控采集时间，对待测信号和时钟信号同时计数，并且引入了相应的换算公式，计算结果不受门控时间影响，但需要待测信号具有较高的稳定性。

2)直接法测量原理

待测信号频率与门控时间同样设为fx、Tctr，门控时间内对待测信号的计数个数为Ncnt，则有

若Tctr=1s，则fx=Ncnt，即当门控时间为1s时，频率计对fx的计数个数即为其频率大小。由式(10)可以看出，当Ncnt一定时，fx与Tctr成反比，说明若想要减小信号采集时间提高采集速度，可以放大输入信号的频率。所以待测信号通过倍频方式增加信号频率，以减少频率采集测量时间，达到缩短测量时间的目的。

2.2.4 设计模块仿真

设四路输入信号，f1=f3=3MHz，f2=f4=4MHz ，倍频系数设为8，整个模块的FPGA仿真结果如图5所示，f1与f2两路信号经过差频后的倍频输出结果为8MHz（用data_f_xn表示），理论与仿真结果一致，同理f3与f4的仿真结果也正确。倍频后的信号进行高精度频率采集，最后完成信号融合处理，最终输出结果为16MHz（sum），与理论结果一致，说明所设模块功能正确，可以实现多路信号的融合处理。

图5 FPGA的仿真结果Fig.5 Simulation resultsof FPGA

4 实验研究及分析

利用集成式石英谐振加速度计，对设计的信号与融合系统进行了测试，加速度计在1g重力场内进行静态多位置翻滚实验，信号处理与融合实验原理如图6所示。加速度计内部集成了独立振荡电路，每谐振器集群输出多路频率信号，经过差频整形、FPGA信号处理及融合后通过串口通信上传到上位机。

图6 集成式加速度计信号处理与融合系统实验原理Fig.6 Experimental principle of integrated accelerometer signal processing and fusion system

实验测试平台如图7所示，包括加速度计(包含谐振器集群和独立振荡电路)、差频整形电路、FPGA信号处理及融合模块、倾斜转台和PC机。加速度计固定到倾斜转台上，实验时倾斜台从-90 °~+90 °每隔10 °进行一次旋转，倾斜角度变化时，加速度计输出频率产生变化。经过信号处理及融合的数据通过串口上传到计算机完成测试。通过实验可以得到1g重力场内加速度计的输入输出特性。

图7 加速度计信号处理与融合系统测试平台Fig.7 Signal processing and fusion test platform of accelerometer

石英谐振器集群中四对电极对应的谐振器独立谐振工作，在重力加速度作用下谐振器输出频率变化量分别为△fA、△fB、△fC、△fD，信号融合后的结果为f，其中f=fAB+fAC+fDB+fDC，fAB、fAC、fDB、fDC为谐振器之间差频输出。

1#谐振器集群实验测试结果如图8所示，表明谐振器在受到压力的作用下谐振频率增加，各谐振器频率变化量与输入角度为正弦函数关系。图9为在重力加速度下1#谐振器集群差频融合结果，输入输出转换为线性关系，1#谐振器集群的标度因数787.88 Hz/g，线性相关系数R2=0.9925。

图8 A#谐振器集群各谐振器频率变化量Fig.8 Frequency variation of each resonator in 1 #resonator cluster

图9 1#谐振器集群差频融合结果Fig.9 Difference frequency fusion results of 1# resonator cluster

2#谐振器集群实验测试结果如图10所示，表明谐振器在受到拉力的作用下谐振频率减小。图11为2#谐振器集群差频融合结果，2#谐振器集群的标度因数-954.66 Hz/g，线性相关系数R2=0.9998。

图10 2#谐振器集群各谐振器频率变化量Fig.10 Frequency variation of each resonator in 2 #resonator cluster

图11 2#谐振器集群差频融合结果Fig.11 Difference frequency fusion results of 2# resonator cluster

两片谐振器集群信号经过处理及融合后，最后将两片谐振器集群的结果作绝对值求和，得到集成式加速度计输入输出特性如图12，传感器标度因数1742.5 Hz/g，在±1g范围内线性度较好，线性相关系数R2=0.9985，进一步提高了传感器的灵敏度系数。

图12 集成式加速度计的输出特性Fig.12 Output characteristics of integrated accelerometer

5 结 论

本文针对目前石英谐振加速度计灵敏度偏低，以及温度变化等因素引起的频率漂移等问题，开展了基于多电极谐振器的集成式石英加速度计的信号处理与融合方法研究，集成式石英加速度计输出的多路谐振信号形成差频输出可以抑制温度等外界因素的干扰，最后进行多个差频信号融合输出可以显著提升传感器的灵敏度。为了输出高精度的数字信号，设计了基于FPGA的信号处理与融合电路实现方案。

通过实验测试，所设计的信号处理与融合方法具有较高的信号处理实时性，输出数据响应时间为125 ms的条件下，传感器标度因数达到1742.5 Hz/g，提高了石英谐振加速度计的灵敏度，证明了该方法的可行性与优势。提出的设计方法为提升谐振式加速度计的灵敏度与数据实时测量提供了一种可行的技术途径。由于机械加工工艺的不确定性，所涉及的多电极谐振器结构之间存在较大的分散性，下一步改进的目标为进行非线性与温度特性等参数的补偿，进一步提升谐振加速度计的性能。