一种带埋层的新型结终端技术

周 嵘，张玉蒙，李泽宏，熊景枝，张金平



一种带埋层的新型结终端技术

周 嵘1，张玉蒙2，李泽宏2，熊景枝2，张金平2

（1. 中国振华集团永光电子有限公司, 贵州 贵阳 550018；2. 电子科技大学 电子薄膜与集成器件国家重点实验室,四川 成都 610054）

在高压功率器件领域，常规的场限环技术由于环的个数较多, 占用芯片面积较大，导致终端的效率很低。为了改善这一缺点, 提出了一种带P–埋层的新型高压终端技术，有效降低了主结边缘处的电场集中，提高了击穿电压。仿真结果表明，该结构的击穿电压达到3 439 V，终端的长度为1000μm，较常规的场限环结构1 500 μm（英飞凌公司3 300 V产品）节省了近30%的终端面积。

电场；击穿电压；终端技术；场限环；P–埋层；终端宽度

功率器件阻断高压的能力主要取决于器件结构中特定PN结的反偏击穿电压[1]。在功率器件中, 受PN 结弯曲或PN 结终止处表面非理想因素的影响，反偏PN结击穿电压又受限于发生在表面附近或结弯曲处局部区域相对于体内平行平面结提前出现的击穿现象。结终端就是为了减小局部电场，提高表面击穿电压及可靠性，使器件实际击穿电压更接近平行平面结理想值而专门设计的特殊结构。场限环技术是目前功率器件中最为普遍采用的一种终端技术之一[2]。它的工艺非常简单，可以与主结一起扩散形成，无需增加工艺步骤。主结与场限环的间距、结深、环的宽度及环的个数都会影响到击穿电压的大小。如果间距选取合适，使得主结与环结的电场强度同时达到临界击穿场强，则可以获得最高的击穿电压[3]。一般，击穿电压随着环的个数的增加而增大，但并非线性增加。环的个数越多, 占用芯片面积越大，设计时应考虑环个数与击穿电压大小[4]。尽管这种终端使用了很长时间且为广大技术人员所熟知，但此技术仍然有改进的空间。

1 终端结构及仿真结果

1.1 终端结构

本文提出的终端结构如图1 所示。在主结P的右下方做一层P–埋层，在埋层的右上方器件表面的位置分布了5个场限环。N+截止环位于器件表面及终端的最外侧，并与最后一个场限环保持一定的距离。

未采用结终端技术时，器件的击穿点出现在主结的边缘，因为主结边缘处既会受到漂移区横向电荷的影响也会受到纵向电荷的影响，所以结边缘处的电场相比平面结高出很多，器件很容易在此地被击穿[5]。常规的场限环沿着器件的表面分布，因此只能在横向上降低主结边缘的电场，这也是场限环技术效率较低的原因[6]。本文提出的终端结构在主结的右下方做了一层P–埋层，当主结加高压时，其耗尽区将向N–漂移区扩展，当扩展到P–埋层时，空穴将从浓度高的埋层区向浓度低的N–漂移区扩散，留下了带负电荷电离受主杂质。这些带负电荷的电离受主杂质可以吸引其周围的带正电荷的电离施主杂质[7]，这就分摊了原本集中于主结边缘的电力线。相比于常规的场限环结构，埋层的最大优势在于能在横向、纵向和斜下方向同时降低结边缘的电场强度[8]，使击穿点从主结处转移。采用P–埋层的同时结合场限环进一步承担电压，最终可以实现在较小的终端面积的情况下达到较高的耐压。

1.2 终端仿真结果

对于IGBT、VDMOS等功率器件，其平行平面结的耐压主要由漂移区的电阻率和厚度决定，而耐压与漂移区掺杂浓度关系如公式（1）[9]：

掺杂浓度与电阻率的关系如公式（2）：

漂移区厚度与耐压的关系如公式(3)：

式中：BVDSS为耐压；为迁移率；为电子电量；0为真空中的介电常数；si为硅的相对介电常数；D为漂移区掺杂浓度；为漂移区电阻率；D为漂移区厚度。代入相关参数计算后得到= 250 Ω·cm，D= 420 μm。对于功率器件优化终端时，根据前面计算好的参数拉偏选取最优的电阻率及漂移区厚度，再对埋层的浓度、深度、长度等参数进行优化。最终获得的终端仿真参数如表1所示。

表1 终端的参数仿真结果

Tab.1 Simulation results of termination parameters

参数名称数值 主结浓度/ cm–35×1017 主结结深/ μm8 P+场限环浓度/ cm–34×1017 P+场限环宽度/ μm30 P+场限环结深/ μm12 P–埋层浓度/cm–31.8×1015 P–埋层长度/ μm180 P–埋层厚度/ μm6 P–埋层深度/ μm5 N–漂移区浓度/cm–31.8×1013 N–漂移区厚度/ μm420

为了得到尽可能大的击穿电压，在保证其他参数不变的基础上，需要对环间距进行优化。较差的环间距会使得电场在主结边缘或者某一个场限环的边缘达到峰值，并且比其他环上的电场高出很多，这种差距较大的电场分布不能充分发挥所有环承担耐压的能力，导致了击穿电压的大幅下降。因此，理想的情况应该是主结和各环结处的电场峰值基本一致，同时达到临界电场强度，此时可以得到最佳的耐压。

经过仿真优化，主结和埋层的间距为20μm，埋层和第一场限环的距离为45 μm，后面的环间距依次为40，40，45，50，60，70 μm。此时的击穿电压为3 439 V，终端长度为1 000 μm。同常规的场限环结构相比，在相同耐压的情况下，终端面积减小了接近30%。图2为终端发生击穿时仿真特性曲线。由图2（a）可以看到击穿电压在3 400 V以上；图2（b）显示终端击穿时击穿电流的分布，可以看到击穿时电流在每个环上较为均匀地流过，并在主结的边缘电流最为集中，即主结边缘是击穿点的位置；图2（c）显示的是击穿时主结位置的纵向电场分布，可以看到每个环上的电场较为一致，接近于临界击穿电场，主结边缘处的电场稍微高出一点，这就保证了击穿电压能达到一个较优值。

(a) 电流-电压关系曲线

(b)击穿电流曲线

(c)表面电场分布

图2 终端发生击穿时仿真特性曲线

Fig.2 Simulated characteristics of the proposed structure at breakdown

1.3 埋层参数的影响及优化

埋层作用的本质是在主结周围引入负电荷，这些负电荷可以分散主结边缘处集中的电场，从而提高耐压。下面结合图3来说明埋层的浓度对于终端耐压的影响。如果埋层的浓度过大，则分散主结边缘处电场的作用非常明显，但是这会在埋层的边缘处引起电场的集中，即将击穿点从主结的边缘转移到了埋层的边缘，耐压会出现显著降低。如果埋层的浓度过小，则缓解电场集中的能力不足，电场仍然会在主结边缘集中，耐压会出现大幅度的下降。如图3所示，埋层的浓度在1.8×1015cm–3处会出现一个最优值，无论浓度高还是低，耐压都会出现大幅的降低。

埋层的长度是另一个关键参数，如图4所示为埋层的长度对击穿电压的影响。当埋层长度较小时，埋层更容易全耗尽。但是由于此时埋层包含的总电荷量较少，这就使得埋层对主结边缘电场影响较小，击穿电压较低。当埋层的长度逐渐增加时，埋层的作用会得到充分的发挥，击穿电压逐渐升高。但是当埋层的长度增大到一定程度的时候，击穿电压保持稳定甚至有一定的下降。这种现象的原因是埋层边缘的电场出现明显增大，击穿点从主结处转移到了埋层的边缘处或者后面的场限环上，引起了器件的提前击穿。此外较大的埋层长度也会引起终端面积的浪费，造成终端效率的下降。从图4中可以看到，当埋层的长度为180 μm时，击穿电压有最优值3439 V。

2 结论

提出一种高压功率器件的新型终端技术，该技术采用P–埋层结合P+场限环的结构，有效降低了主结边缘处的曲率效应，提高了击穿电压。仿真结果表明，新型终端技术在实现耐压3439 V的情况下终端长度为1000 μm，相比于传统的场限环结构终端长度减小了近30%。因此，本文所提出的新型终端技术对高压功率器件终端设计具有一定的借鉴意义。

[1] LINDER S. Power semiconductors[M]. Switzerland: EPFL Press, 2006: 183-192.

[2] ZHANG B. Power semiconductor device and smart power ICs fourth[D]. Chengdu: University of Electronics Science and Technology of China，2011．

[3] HE J, ZHANG X, WANG Y Y. A concise analytical approach for predicting voltage and edge peak field profiles of planar junction with a single floating field limiting ring [J]. Int J Electron, 2011, 88(8)：903–904.

[4] CHEN X B. Power MOSFET and high voltage integrated circuit[D]. Nanjing, China：The Publishing Company of the Southeast University, 1989.

[5] STRENG R, GOSELE U, FELLINGER C, et al. Varation of lateral doping as a field terminator for high-voltage power devices [J]. IEEE Trans Electron Device, 1986, 33(3): 426–428.

[6] CHEN X B. Lateral low-side and high-side high-voltage devices: USA, 6998681[P]. 2006-02-14.

[7] CHENG J J, CHEN X B. A practical approach to enhance yield of OPTVLD products [J]. IEEE Electron Device Lett, 2013, 34(2): 289–291.

[8] CHENG J J, CHEN X B. New planar junction edge termination technique using OPTVLD with a buried layer [J]. IEEE Trans Electron Devices, 2013, 60(7): 2428–2431.

[9] BALIGA B J. Fundamentals of power semiconductor devices[M]. Berlin, Germany: Springer Science & Business Media, 2010.

A novel junction termination with P–buried layer

ZHOU Rong1, ZHANG Yumeng2, LI Zehong2, XIONG Jingzhi2, ZHANG Jinping2

(1.Yongguang Electronics Limited of China Zhenhua Group, Guiyang 550018, China; 2. State Key Laboratory of Electronic Thin Films and Integrated Devices, University of Electronic Sciance and Technology of China, Chengdu 610054, China)

Normal field limited rings technology has low efficiency in the area of high-voltage power device due to lots of rings and large area. This paper introduced a novel junction termination with P–buried layer to reduce electric field concentration of main junction fringe and increase breakdown voltage. The simulated results show that the proposed edge termination structure has a breakdown voltage of 3 439 V with a total width of 1000 μm, which is reduced by more than 30% compared to that of the conventional field limiting rings structure, such as Infineon’s 3 300 V product.

electric field ; breakdown voltage; termination technology; field limited rings; P–buried layer; termination width

10.14106/j.cnki.1001-2028.2016.09.008

TN386.1

A

1001-2028（2016）09-0037-04

2016-07-09 通讯作者：李泽宏

国家自然科学基金项目资助（No.61474017；No.51307014）

李泽宏（1970－），男，重庆人，教授，主要从事功率半导体器件和集成电路的研究，E-mail: lizh@uestc.edu.cn；周嵘（1980－），男，贵州贵阳人，工程师，主要研究方向为新型功率半导体器件及其可靠性设计与应用，E-mail: 18984072828@189.cn。

网络出版时间：2016-09-02 11:04:50 网络出版地址：http://www.cnki.net/kcms/detail/51.1241.tn.20160902.1104.001.html

（编辑：陈丰）