功率VDMOS的EMI分析

周 嵘，陈文梅，李泽宏，包慧萍



功率VDMOS的EMI分析

周 嵘1，陈文梅2，李泽宏2，包慧萍2

（1. 中国振华集团永光电子有限公司，贵州 贵阳 550001；2. 电子科技大学 电子薄膜与集成器件国家重点实验室，四川 成都 610054）

针对功率VDMOS器件在实际应用中的电磁干扰（EMI）问题，对国内两家公司两款高压VDMOS产品进行应用于LED驱动电源模块的整机EMI测试以及VDMOS样管的动态特性测试，提出了功率VDMOS的EMI噪声优化方案。分析结果表明：适当增大VDMOS的寄生栅电阻g，增大VDMOS的输入电容iss和米勒电容gd可改善VDMOS器件EMI性能，但这会增加VDMOS器件的开关损耗。因此，在器件设计时需根据实际应用折中考虑。

功率VDMOS；电磁干扰；振荡；栅电阻；输入电容；米勒电容

随着社会的进步和科学技术的发展，当前的电子技术朝着高频、高速、高灵敏度、多功能、小型化的方向发展，导致现代电子设备抗电磁干扰的能力愈来愈低。另一方面，由于现代电子设备功率容量和功率密度的不断提高，导致其内部电磁环境越来越复杂，其本身产生的电磁干扰（EMI）对电网及其周围的电磁环境的影响也愈来愈严重。由此产生的电磁环境污染在对电子、电气产品的安全与可靠性产生影响和危害的同时，也对人类的健康与生存产生了直接影响。功率VDMOS作为功率开关管，其典型应用环境是开关电源。功率VDMOS器件作为开关电源的功率开关管，由于工作在on-off的快速循环转换的状态，其电压电流都在急剧变化，是电场耦合和磁场耦合的主要干扰源，是开关电源EMI的主要来源之一[1-3]。由于开关电源EMI产生的机理比较复杂，国内对于这方面的研究尚不成熟，目前关于开关电源EMI的文献报道并不多。而且在已发表的有关电力电子EMI问题的大量论文中，几乎有一半是研究开关电源中的EMI问题，从功率开关器件本身的角度来考虑抑制EMI的文献很少见。

本文从功率VDMOS开关器件本身的角度出发，提出了功率VDMOS的EMI噪声优化方案，使得器件设计人员可以在功率VDMOS的设计阶段优化其参数，降低其在电源工作时的电磁干扰（EMI），可以大大简化线路工程师的EMI设计，对提升器件的市场竞争力有明显优势。

1 功率VDMOS的EMI噪声产生机理

1.1 寄生电容引发的振荡

VDMOS 的开关过程就是对寄生电容进行充放电的过程，其在导通和关断状态切换的速率是由输入电容充放电的速率决定的，在外电路相同的情况下，如果寄生电容小，器件的开启和关断速度就快。同时，功率VDMOS开关过程中电流和电压的变化率与开关波形的振荡及器件EMI性能紧密相关。功率VDMOS开关波形如图1所示[4]。

（a）开通波形

（b）关断波形

图1 功率VDMOS的开关波形

Fig.1 The swtiching waveforms of power VDMOS

根据对功率VDMOS开关波形分析，可知功率VDMOS开通瞬态的漏极电流上升斜率以及关断瞬态的漏极电压上升斜率可分别表示为

式中：D为功率VDMOS的负载电流；RRM为功率VDMOS寄生体二极管反向恢复峰值电流；T为功率VDMOS的阈值电压。

1.2 栅极电压的振荡

在实际应用电路中，VDMOS的栅极驱动回路中，由VDMOS的内部寄生栅极电阻g、栅极引线电感g以及栅源寄生电容gs之间形成了RLC串联谐振回路，如图2所示。

由此可得到该回路的品质因数表示如下式

越小，则谐振回路的选频特性越差[5-6]，振荡的幅值就越小，后续振荡也越平缓。因而RLC谐振回路中寄生的栅极电感越小、栅极电阻越大、栅源电容越大，则栅极驱动信号（栅极电压）振荡越平缓。其中，g与栅极键合引线本身的寄生电感有关，g与多晶硅栅极的掺杂浓度以及栅极走线相关。gs主要由栅电极与N+源和P型基区的交叠部分决定。针对平面结构的功率VDMOS，如图3所示，gs可表示为

式中：ox为介质介电常数。由于栅氧的厚度很薄，P可能很大，尤其是在沟槽MOSFET中。SM是由于源电极和栅电极的交叠引入的寄生电容，由于源极和栅极间的绝缘层氧化物较厚，该电容较小。

2 功率VDMOS的EMI噪声测试与对比分析

为研究功率VDMOS的EMI，对国产产品①和产品②的两款高压VDMOS做了测试分析，包括将功率VDMOS应用于LED驱动电源模块的整机EMI测试以及VDMOS样管的动态特性测试。

2.1 LED驱动电源的整机EMI测试分析

将两款VDMOS器件用于LED驱动电源模块，做整机EMI测试。测试时依据CISPR 22标准中的10 M场Class A规定。由于LED驱动电源的最高工作频率受功率开关管限制，极限频率可达33 MHz，低于108 MHz的测试标准，因而测试频率上限设定为1 GHz。测试过程中采用峰值检波器，在接收天线为水平极化和垂直极化两种状态下进行测量。频率范围为30~230 MHz时峰值限值为40 dB（μV/m），频率范围为230~1 000 MHz时峰值限值47 dB（μV/m）。

选取频率范围在30~230 MHz测试峰值超过峰值限值最大的数值并记录到表1中。根据表中数据分析可知，在天线垂直极化状态下测得的两厂商产品的测试峰值均未超标，但是在天线水平极化状态下产品①的峰值超限最大值为正数，而产品②相应值为负数。因此在功率VDMOS的整机EMI测试中，产品①的EMI测试不合格。

表1 两种国内VDMOS产品的EMI测试结果

Tab.1 EMI testing results of two kinds of domestic products

天线状态产品①产品② 水平极化状态EMI峰值超过水平线的最大值/dB1.45–1.24 垂直极化状态EMI峰值超过水平线的最大值/dB–1.53–4.94

2.2 功率VDMOS动态特性测试分析

由以上EMI测试结果可知：在整机运行时，产品①的EMI性能更差。为分析其原因，采用ITC57300动态参数测试系统对VDMOS样管的动态特性进行了测试，测试项目包括开关特性测试、体二极管反向恢复特性测试、栅电荷和电容（输入电容、输出电容、反向传输电容）测试。

2.2.1 开关特性测试分析

在相同的测试条件下，测得功率VDMOS开关瞬态的波形如图4所示。分别在图4（a）中=1.35 μs附近和图4（b）中=6.35 μs附近取点，可以看出开关特性对EMI影响小。

（a）开通瞬态波形

（b）关断瞬态波形

图4 VDMOS开关瞬态波形

Fig.4 The transient swtiching waveforms of power VDMOS

2.2.2 栅电阻及寄生电容参数测试分析

为了对比分析VDMOS器件本身的寄生参数对EMI性能的影响，对两款产品的寄生栅极电阻g和寄生电容参数进行了测试，测试数据如表2所示。

表2 栅电阻及寄生电容测试结果

Tab.2 Testing results of gate resistance and parasitic capacitance

参数项目产品①产品② Rg/Ω2.615 Cgs/pF541468 Ciss/pF550475 Coss/pF5356 Crss/pF97 品质因数Q11323 Rg·Ciss/ns1.437.13

由前面分析可知，在外加信号频率一定的情况下，品质因数直接由回路中的栅极电阻以及寄生电容gs决定。表2中品质因数是在频率为1 MHz条件下计算得到的。由表2数据结果可知，产品①的品质因数约为产品②的5倍，因此产品②的栅极驱动信号振荡更小，从而耦合到漏极的电压振荡更小，在开关瞬态产生的电流以及电压波形的振荡更小，从而EMI噪声更小。

进一步地，栅极充放电时间常数为g·(gs+gd)=g·iss，该值越大，电流下降变化率dd/d越小，引起的漏极电压振荡便越小。由表2数据结果可知：产品②的栅放电时间常数g·iss较产品①的测试值大，因此产品②的电流下降变化率dd/d更小，从而在漏极寄生电感d上形成的感应电压值更小，那么漏极电压波形的振荡更小，从而产生EMI噪声更小。

因此，适当增大栅电阻g是改善VDMOS器件EMI性能的方法之一。具体做法是通过改善工艺提高多晶硅的方块电阻。一般来说，通过炉管扩散掺杂方式对多晶硅进行饱和掺杂可实现低阻值多晶电阻。现在要提高VDMOS器件的多晶硅电阻，可采用离子注入的方式对多晶硅进行掺杂，该方式的掺杂浓度较低，可达到提高多晶硅方块电阻的目的。但是通过增大栅电阻g的方法来优化功率VDMOS器件的EMI噪声会使得VDMOS器件的开关损耗增加，这两者是相互矛盾的，在器件设计时需根据实际应用折中考虑。

3 结论

本文从功率VDMOS器件本身的电参数角度，分析了功率VDMOS的EMI噪声产生机理，并结合两种VDMOS产品的实测数据分析了VDMOS的电参数对其EMI性能的影响。结果表明：适当增大VDMOS的寄生栅电阻g，增大VDMOS的输入电容iss和米勒电容gd可改善VDMOS器件EMI性能，但这会增加VDMOS器件的开关损耗。因此，在器件设计时需根据实际应用折中考虑。

[1] ZHANG B. Power semiconductor device and smart power ICs fourth [M]. Chengdu: University of Electronics Science and Technology of China, 2011: 236-237.

[2] BALIGA B J. Fundamentals of power semiconductor devices [M]. NY, USA: Springer, 2008: 738-1014.

[3] SHAHPARNIA S, RAMAHI O. Electromagnetic interference (EMI) reduction from printed circuit boards (PCB) using electromagnetic bandgap structures [J]. IEEE Trans Electromagn Compatibility, 2004, 46: 580-587.

[4] 刘尚合, 刘卫东. 电磁兼容与电磁防护相关研究进展 [J]. 高电压技术, 2014(6): 1605-1613.

[5] 顾海林. 电磁干扰与电磁兼容性技术综述 [J]. 科技创新导报, 2008, 28: 88-89.

[6] 杜平. 开关电源电磁干扰分析与研究 [D]. 成都: 西南交通大学, 2005.

Analysis of EMI of the power VDMOS

ZHOU Rong1, CHEN Wenmei2, LI Zehong2, BAO Huiping2

(1. Yongguang Electronics Limited, China Zhenhua Group, Guiyang 550001, China; 2.State Key Laboratory of Electronic Thin Films and Integrated Devices, University of Electronic Science and Technology of China, Chengdu 610054, China)

Against EMI problems of VDMOS in practical applications, two kinds of high voltage VDMOS products from two domestic companies were tested, and the tests included complete appliance EMI test when applying power VDMOS in LED driver supply module and power VDMOS dynamic characteristics test. The EMI noise optimizing scheme of power VDMOS was proposed. The analysis results show that with the increasing of the parasitic gate resistanceg, input capacitanceiss, and Miller capacitancegd, EMI property of VDMOS can be improved. However, the switching loss of VDMOS device may be increased. So it is imperative to reach a compromise between EMI noise and switching loss.

power VDMOS; EMI; oscillation; gate resistance; input capacitance; Miller capacitance

10.14106/j.cnki.1001-2028.2016.09.009

TN386.1

A

1001-2028（2016）09-0041-04

2016-07-29 通讯作者：周嵘

周嵘（1980－），男，贵州贵阳人，工程师，主要从事功率半导体器件的研究，E-mail: 18984072828@189.cn ；李泽宏(1970－)，男，重庆人，教授，主要从事功率半导体器件和集成电路的研究，E-mail: lizh@uestc.edu.cn 。

网络出版时间：2016-09-02 11:05:02 网络出版地址： http://www.cnki.net/kcms/detail/51.1241.TN.20160902.1105.010.html

（编辑：陈渝生）