电路设计中的信号完整性分析和研究

堵 军，高 辉，张益平

（无锡中微高科电子有限公司，江苏 无锡 214035）

1 引言

随着电子技术的快速发展，芯片构成的电子系统正朝着大规模、小体积、高频率的方向发展。电子电路设计尺寸的减小导致电路的布局布线密度变大，同时信号频率不断提高（或者上升时间的减小），随之带来的信号完整性问题也变得越来越突出。信号完整性问题是随着信号上升时间的减小，电路板上的寄生电容或者寄生电感导致一些噪声信号或瞬态信号影响了电路性能。信号完整性问题主要有4个部分：电磁干扰（EMI）、反射、串扰和电源系统完整性[1,2,4,5]。

2 反射与传输线

当一根导线或者走线很直很长，并且它的回流导线或者走线就在旁边，沿着导线会存在一些电感。在导线和它的回流导线之间还存在着一些电容耦合。图1中显示了这一对导线所谓的集总模型。假设导线绝对均匀且无限长，这类特殊的导线或者走线叫做传输线。在传输线上反射是不存在的[2]。

如果从这对导线的前端看进去，会有一个输入阻抗，我们可以计算它的值，用符号Z0来表示，作为传输线的固有阻抗。如果我们能计算出电感（L）和电容（C）的集总值，则可以用式（1）来计算阻抗。

图1 导线集总模型

图2 传输线等效模型

如果我们从传输线的前端看进去，那么存在着一个阻抗Z0，如图2所示。这个传输线就分成两部分。从第二部分的前端看进去，也是一根无限长的传输线，阻抗同样是Z0。这时用等于Z0的阻抗代替第二部分传输线，等效成无传输线。这样在线上传输的能量完全被终端吸收，没有能量剩下来可以供反射[3]。

当信号在走线上传播和返回的时间比信号的上升时间短，可以认为走线是短走线。当信号在走线上传播和返回的时间比信号的上升时间长，那么走线就是长走线，此时必须考虑是否有必要进行中断阻抗匹配。信号在某个长度的走线上往返的时间与信号的上升时间相等，这个长度就叫做关键长度。图3（a）中驱动端参数，输出信号5 V，内阻30 Ω，传输线为微带线，特性阻抗为79.5 Ω，长度为203 mm。选择阶跃信号输出，上升沿会有很明显的振铃现象出现，并且振幅很高。图3（b）中将长度改为51 mm时，反射明显减小。在集成电路封装技术中，减小走线长度的方式是利用模块化封装，将关键的时钟模块、通信模块都整合到芯片内部，能有效减小关键模块之间的走线长度，减小电路中产生的反射，图4所示即为将晶振集成到内部的芯片。

当无法减小走线长度时，就必须使用传输线终端匹配来减小反射，常用的终端匹配方式有以下几种：

（1）并联终端匹配如图5（a）所示，将一个电阻（RL=Z0）连接在传输线的末端。在走线上传播的所有能量都被电阻吸收，从而不存在反射，但是在电阻上有直流电流流过，电阻上存在功率消耗。

（2）交流终端匹配如图5（b）所示，给并联终端电阻串联一个电容，这样既可以抑制反射，又可以阻止直流电流通过，但是增加了一个元件，同时当电阻上的电压发生变化时，流过电容的电流也会发生变化，会导致电容以RC时间常数进行充电或放电。如果时间常数很小，电容在半个周期内产生的电压会对接收端电压造成影响，可能会使信号变形。

图3 反射仿真

图4 内部集成晶振的芯片

图5 终端匹配的方式

（3）戴维宁终端匹配如图5（c）所示，它包括一对电阻，一个连接到VCC，一个连接到地。这对电阻除了给分布的负载提供并联的终端阻抗之外，还可以在特定的条件下提高噪声裕度。但是这种方法只适合于双极性器件，不适合于三态逻辑器件。

（4）串联终端匹配如图5（d）所示，将匹配电阻放置在走线的开始位置，这在现在的高速电路设计中相当常见。它具有两个优点：只使用了一个元件，并且没有直流电流。图3（c）中在驱动端串联67.5 Ω电阻后传输线上几乎没有反射[1]。

3 串扰

串扰是指有害信号从一个网络转移到相邻网络。当信号在传输线上传播时，相邻信号之间由于电磁场的相互耦合产生不期望的噪声电压信号，即能量由一条线耦合到另一条线上，因此串扰实际上是一种典型的电磁干扰（EMI）问题。大量传输线间的耦合产生两方面的影响：首先，会改变传输线的特性阻抗与传输速度，这样就会对系统的时序及信号完整性带来不利影响；另外，对其他传输线产生噪声，会更进一步降低信号质量和信号的噪声余量。过大的串扰可能引起电路的误触发，导致系统无法正常工作[4]。

如图6所示，当电流在驱动线上流动并有一个电子经过点X时，由于同种电荷相互排斥，所以被动线上X点的电子将会被排斥离开这一点。它们可能向前也可能向后流动，所以将会存在向前和向后两种电流。这通常称作电容性耦合串扰。

驱动线上沿着箭头方向电流会在走线的四周产生一个磁场。这个磁场与被动线相交，并在被动线中感应一个相反方向的电流。这个机理与变压器机理完全相同。这种感应产生的电流为电感性耦合串扰。

图6 电容性耦合串扰和电感性耦合串扰

这两种耦合的产生都依赖于驱动电流的变化。没有电流变化，就没有耦合产生。电流变化得越快（即频率越高或者上升时间越短）走线之间的耦合越强。同时走线距离越近，耦合也会越强。这样就有了两种减小串扰（耦合）的方法：让信号的变化速度变慢以及让走线分离更远。

电容性耦合串扰和电感性耦合串扰都试图在向后的方向上加强它们的效果。两者都会产生相反方向的电流，这就是后向串扰。电容性耦合串扰会在向前的方向上产生一个和驱动电流方向相同的电流即前向串扰，而电感性耦合串扰产生的电流方向却与此相反。这些电流几乎完全抵消或者很小，尤其是在带状线的情况下几乎完全抵消。说明后向串扰对系统的影响比前向串扰大。如果串扰是要面对的问题，那么就把所有的敏感走线都布置成带状线[1]。

后向串扰脉冲的幅度大小是常数，而脉冲宽度是由耦合区域表示的传播时间的2倍。如果耦合区域的长度很短，那么后向信号的幅度也很小。随着耦合长度的增加，后向信号的幅度也会增加。当耦合长度等于关键长度时，会达到极限值。耦合区域长度大约等于驱动信号上升时间的1/2时，后向串扰脉冲的幅度达到最大值[2]。

图7 驱动走线下方电流分布

减小串扰的方法有：（1）使用带状线（消除前向串扰）；（2）为每一个走线保持一个一致、连续的参考层，使回路面积尽量小；（3）减小与任何高速信号走线有关的外部走线长度，消除正常信号流动路径以上的任何路径；（4）走线尽可能靠近它们的参考层；（5）让走线之间的距离尽可能远；（6）使用终端阻抗匹配来进一步减小串扰。

图8（a）为走线152 μm宽、间距203 μm、参考层与信号层间距254 μm、耦合走线长度为305 mm的串扰波形，串扰幅值达到500 mV；图8（b）为走线152 μm宽、间距406 μm、参考层与信号层间距254 μm、耦合走线长度为305 mm的串扰波形，此时串扰幅值为200 mV；图8（c）为走线152 μm宽、间距406 μm、参考层与信号层间距127 μm、耦合走线长度为305 mm的串扰波形，此时串扰幅值为100 mV；图8（d）中走线152 μm宽、间距406 μm，参考层与信号层间距254 μm，耦合走线长度为305 mm，并在主动线近端串接56 Ω电阻后串扰幅值为30 mV。

4 电源完整性

图9（a）是一个逻辑电路反向器，逻辑门彼此连接在一起，一个逻辑门的输出连接到另外一个逻辑门的输入，如图所示。这样，如果第一个逻辑门的输入变低，那么它的输出将变高；第二个逻辑门的输入变高，它的输出将变低。

图8 串扰仿真

图9 逻辑电路反向器

两个逻辑门串联在一起。二者有一个共同电源VCC。在电源与器件之间存在一些电感。参考层、焊盘、过孔以及连接到焊盘的引线等因素导致了这些电感的存在，并且电流必须在闭合回路中流动。

当第一个器件的输出变低时，就存在一条电流通路。这条通路从VCC穿过第二个器件的电源输入引脚，通过第二个器件再到达第一个器件的输出，然后通过地引脚，最后回到VCC。特别地，这个电流会流过图中所示位于器件底部的杂散电感。电感上会有瞬态开关电压。如果下降时间很短，即使电感很小，在它上面也会产生一个很大的电压。如果这是一个多引脚的器件，那么会有大量的瞬态电流流过这个电感。当输出信号是逻辑0电压时，如果电感上电压足够大，此时输出信号对下一个器件就像逻辑1，导致逻辑错误。

如图9（b）所示，在器件和导致地电压抖动的杂散电感之间连接一个电容。这样当存在瞬态电流涌动时，会被电容吸收。

图10中电源系统通常都带有数值很大的电感，所以它们的响应由于电感的存在而变得很慢。电源系统曲线旁边的曲线代表着比较大的旁路电容所能提供的电荷。

图10 电荷曲线

值比较大的旁路电容也能提供大量的电荷，并且与它有关的电感值可能要比与电源系统有关的电感小很多。不过这个电感还是不够小，不能让电容足够快地提供器件所需的电子。

大电容旁边的曲线是代表小电容的曲线。总的来说，小电容所具有的电感比大电容所具有的电感要小，所以小电容的响应要快一些。不过它所存储的电荷数量也少，因此它们或许不能单独完成提供器件所需电荷的任务。

最后由于参考层区域所具有的电感很小，所以如果电路板存在自身平面电容，那么它也将很快地提供电荷。因此如果在电路板上设计了平面电容，它能很快地提供所需要的电荷，不过它所能提供的电荷数量是受限制的。

电路中可能需要一个大电容来提供大量的电荷，以及一个小电容来进行快速的响应，有必要的时候设计平面电容来满足高速器件开关要求。

电容将提供器件最初所需要的电荷，为了减小走线中RC延迟对电源的影响，电容放置的位置越靠近器件越好，有时在芯片设计时就会在高速开关器件中集成旁路电容，如图11所示。

图11 贴装旁路电容的封装基板

在电路中不同的功能电路需要不同的电压，不同的电压需要各自独立的稳压电路。每一个电压对应着一个稳压后的供电电压，这个因素决定了经过稳压的供电电源的最小数量。不过，对于任何给定的电压都可能存在多个供电电源。比如，电路板上的模拟部分和数字部分需要完全相同的电源电压，对二者可能分别提供稳压的电压起到隔离噪声的作用。

在电路设计中参考层也十分重要，连续实心的参考层可以有效控制阻抗、减小反射并且抑制串扰。成对的参考层所形成的电容对电路的去耦很有用，同时平面电容可以有效地控制差模噪声信号和共模噪声信号导致的EMI辐射。因此在高速电路中参考层是必不可少的部分，图12为在封装基板中设计参考层。

5 总结

本文通过介绍信号完整性理论，对EMI、串扰和反射的成因和电源完整性进行了研究。利用仿真软件对传输线反射和串扰问题进行了仿真分析；总结了信号完整性设计规则，通过这些规则能有效提高产品设计的性能，同时可以缩短产品开发周期，降低开发成本。

图12 参考层设计

[1]陈伟，黄秋元，周鹏，等. 高速电路信号完整性分析与设计[M]. 北京：电子工业出版社，2009.15-218.

[2]Douglas Brooks著，刘雷波，赵岩，等译. Signal Integrity Issues and Printed Circuit Board Design[M]. 北京：机械工业出版社，2005.77-174.

[3]周润景，伟亭. Cadence高速电路板设计与仿真[M]. 北京：电子工业出版社，2009.418-464.

[4]Jorge Filipe L C. Semia˜o. Signal Integrity Enhancement in Digital Circuits[J]. IEEE Design & Test of Computers.

[5]阮琼，廖红华. 高速电路板的信号完整性设计与仿真[J].湖北民族学院学报，2010，28（4）：446-448.