异步六十进制计数器的设计与实现

摘 要：【目的】在数字电子技术的教学中，集成计数器的设计是教学的重点和难点。为了便于学生快速准确地完成计数器的设计，加强设计思维的训练，设计了六十进制异步级联加计数器。【方法】选用集成计数器74LS161D，采用反馈预置法和组合逻辑电路的设计方法。首先，按照时序电路设计步骤获得异步六十进制电路图；其次，利用Multisim10.0软件进行仿真，并对运行结果记录和分析；最后，在实验室的数字电子技术实验台上进行实物操作，进一步验证该设计在实践中运行的稳定性、正确性、可靠性。【结果】实验结果表明，该六十进制计数器电路符合设计要求，运行稳定可靠。【结论】通过Multisim10.0进行仿真分析并设计电路，保证了实物实验顺利进行，提高了设计效率，降低了故障发生概率，加强了学生对设计过程的理解，激发了学生对设计计数器的兴趣。

关键词：集成计数器74LS161；设计；六十进制异步计数器；仿真；实践

中图分类号：TN79" " "文献标志码：A" " "文章编号：1003-5168（2024）09-0005-04

DOI：10.19968/j.cnki.hnkj.1003-5168.2024.09.001

Design and Implementation of Asynchronous Sexagesimal Counter

SHI Zhanhua

（Department of Physics and Hydropower Engineering， Gansu Normal University for Nationalities，Hezuo 747000， China ）

Abstract： [Purposes] In the teaching of digital electronic technology， the design of integrated counter is the focus and difficulty of teaching. In order to make students complete the counter design quickly and accurately， this paper uses the integrated counter 74LS161D to design the sexagesimal asynchronous plus counter. [Methods] Using the design method of feedback preset method and combinational logic circuit method，First， the asynchronous sexagesimal circuit diagram is obtained according to the sequential circuit design step， and then the Multisim10.0 software platform is used to simulate， Record and analyze the operating results in accordance with the design requirements; Finally， physical experimental analysis was conducted on the digital electronic technology experimental platform in the laboratory to further verify the stability， correctness， and reliability of the design in practical operation.[Findings] The experimental results show that the designed sexagesimal counter circuit meets the design requirements. [Conclusions] The simulation analysis and circuit design are carried out by Multisim10.0， which ensures the smooth progress of the physical experiment， improves the design efficiency， reduces the probability of failure， strengthens the students' understanding of the design process， and stimulates the students'interest in designing the counter.

Keywords： the integrated counter74LS161; design; sexagesimal asynchronous counter; simulation; practice

0 引言

计数器在居民的日常生活中应用广泛，例如数字钟、秒表、定时器等［1］。在数字系统中，计数器是一种用途最为广泛的基本部件，可以用来计数、对脉冲分频、构成时间分配器或时序发生器、执行数字运算［2］，是用来累计和寄存输入脉冲个数的时序逻辑部件［3］。通常集成计数器可分为BCD码十进制计数器和四位二进制计数器。计数器的功能比较完善，不仅可以自扩展，而且可以通过级联的方式扩展成任意进制的计数器，甚至可以以计数器为核心器件，辅以其他组件实现时序电路的设计。本研究以四位二进制计数器74LS161为核心，以多谐振荡电路、若干与门、显示译码器为辅助组件，设计了异步六十进制计数器。首先，按照严格的时序电路设计原理和逻辑电路设计方法，得出六十进制计数器电路原理图；其次，基于Multisim10.0软件仿真平台，并根据设计原理图，选用虚拟器元器件构建仿真电路并运行。仿真结果表明，该仿真电路设计正确；最后，通过数字实验技术平台进行实物验证，进一步证实了设计的正确性。通过将虚拟实验与实物实验相结合，进一步证实了该设计的实践可靠性。从理论到虚拟再到实践，显然，虚拟仿真在理论和实践中起到桥梁作用。仿真运行的动态效果，能激发学生对电路设计方面的学习兴趣，活跃课堂氛围，进而提高学习效率。同时也体现了新工科背景下，数字电子技术理论的教学模式［3］。在时序电路设计原理的基础上，个位计数器的脉冲信号由多谐振荡器构成的脉冲产生电路提供，通过十位计数器的脉冲信号输入变量与个位计数器的脉冲信号输出变量所构成的逻辑函数关系，由组合逻辑电路实现十位计数器的脉冲信号输入。

1 多谐振荡器组成脉冲产生电路

多谐振荡器是一种无稳态电路，在接通电源后，无须外加触发信号，电路状态就能发生变换，产生矩形波的输出。由江晓安等［3］可知，该输出端接在计数器的脉冲信号输入端。

2 基于74LS161D集成芯片的六十进制加计数器设计

集成计数器74LLS161D是同步四位二进制可预置计数器，由Cr为清零控制端，LD、P、T为使能端，A、B、C、D为置数端，Q为输出端，OC为进位输出端组成，其逻辑功能见表1。

2.1 确定状态迁移关系

74LS161D计数器有16个状态，六十进制计数器有60个状态，因此需要使用2片74LS161集成芯片。为了能清晰地显示脉冲的计数个数，故选用十进制数码0～9对应的十个状态。计数个数为0～59，因此个位集成芯片74LS161D状态为0 000～1 001，共10个状态；十位集成芯片74LS161D状态为0 000～0 101，共6个状态。2个芯片状态迁移到最后一个状态，就要返回到第一个状态0 000，因此，确定QDQCQBQA与反馈预置端LD的函数关系分别见式（1）、式（2）。另外十位芯片的状态每迁移一次必须等到个位芯片的状态迁移到1 001的最后一个状态时，再来一个下降沿，才会动作，即十位芯片CP2与个位芯片输出端函数关系见式（3）。因此，该六十进制加计数器为异步级联计数器［4］。

个位芯片预置端LD与其输出端QDQCQBQA的逻辑表达式，即反馈函数，见式（1）。

[LD=QDQA] （1）

十位芯片预置端LD与其输出端QDQCQBQA的逻辑表达式，即反馈函数，见式（2）。

[LD=QCQA]" （2）

十位芯片脉冲输入端CP2与个位芯片输出端QDQCQBQA的逻辑表达式，见式（3）。

[CP2=QDQA] （3）

2.2 采用反馈预置法组成异步六十进制计数器电路

将多谐振荡器的输出端接至个位芯片的CP端［5］，个位芯片的QD与QA接入两输入与非门的输入端，输出端接至LD预置端；再将两输入与门的输出端接至十位芯片的CP端；十位芯片的QC与QA接入两输入与非门的输入端，输出端接至LD预置端，即构成六十进制异步计数器。由于多谐振荡器输出脉冲信号周期为1s，因此该计数器可用作60秒计时器。六十进制异步计数器逻辑电路如图1所示。在测试时，为便于计数需要分别在个位和十位的芯片上连接译码显示器。

2.3 六十进制异步计数器理论分析

多谐振荡器接通电源后，输出端会产生1 Hz的矩形脉冲电压信号。此时，个位芯片会收到第1个下降沿，输出起始状态QDQCQBQA=0 000，即置零；直到接收到第10个下降沿时，输出迁移到最后一个状态QDQCQBQA=1 001。十位芯片脉冲输入端在个位芯片输出状态为0 000～1 000时，CP2=0；在个位芯片输出状态为1 001时，CP2=1，即CP2为上升沿，故十位芯片状态不变，处于维持功能；直到个位芯片接收到第11个下降沿，输出状态为0 000时，CP2=0，十位芯片才接收到下降沿，其输出状态才会迁移到下一个状态。于是个位芯片输出状态每循环一次，十位芯片状态将改变一次，直到最后一个状态0 101。此时，个位芯片为最后一个状态1001，同时个位芯片收到的脉冲总数为60个，时间60 s；若再接收到1个下降沿，个位和十位芯片同时反馈置零，回到初始状态0 000，重新开始计数。该六十进制计数器状态为00 000 000～01 011 001，按照递增规律依次加1，共60个状态。显示器用来显示字形，从00～59即完成60 s计时。

3 六十进制异步加计数器电路测试

3.1 仿真电路测试及结果分析

利用Multisim仿真软件进行仿真测试。打开软件工作界面，先选取1个555定时器、2个阻值为470 Ω电阻器、1个容量为1 mF的电容器、1个容量为10 nF的电容、1个+5 V的直流电源和接地元件连接成多谐振荡器。接着选取安捷伦虚拟，对多谐振荡器输出信号检测，得到输出波形如图2所示。

由图2可知，该波形周期T≈1 s，即输出频率1 Hz的脉冲波形。表明多谐振荡器设计正确，运行可靠。选取2个74LS161D集成计数器，分别作为个位和十位计数器，74LS00集成芯片上的2个与非门，74LS08集成芯片上的1个与门，2个译码显示器，其中译码显示器是由4 511和七段数码管构成，按照图1所示六十进制异步计数器的原理电路图，将振荡器、芯片及译码显示器连接在一起，构成六十进制异步加计数器的仿真测试电路如图3所示。

由图3可知，中间部分为个位芯片，右边部分为十位芯片。在测试过程中为便于读数，可将个位和十位芯片位置互换即可。打开仿真界面运行按钮，即开始计数。仿真结果表明，计数从00开始，按照递增规律计数，直到59结束，共60个状态。从00 000 000至01 011 001，每迁移到下一个状态需要时间1 s，因此，时间共计60 s。测试结果与实际理论一致，表明该设计是正确的，而且运行稳定可靠。在进行实物实验前，先利用仿真平台进行测试，一方面，可以检测所选组件的功能是否完好，减少构建电路花费的时间；另一方面，搭建电路图方便快捷，能够快速判断设计是否正确，以便及时修改，提高效率。因此，仿真测试在设计时序电路方面是必不可少的环节。仿真运行结果正确，才可以进行实物实验电路图搭建，不仅为实际应用奠定基础，提高电路设计效率，降低故障发生概率。而且在教学中应用能激发学生的实验兴趣，提高课堂学习效率。

3.2 实物实验测试及结果分析

实物集成芯片选取2片四位二进制集成计数器74LS161、1片两输入四与门74LS08、1片两输入四与非门74LS00、1片单输入端六反相器74LS04、1片555时基电路、1只容量为1 000 μF的电解电容、2只470 Ω的电阻、数字实验技术平台上选取2只CC4 511显示译码器、5 V的直流电源、导线若干，按照上面设计的六十进制计数器的实物原理连接各组件如图4所示。

由图4可知，实物连接图较复杂，导线占用空间较多，连接时不仅需要非常的细心，而且还需确保每一根导线是导通状态。此外，连接六十进制计数器电路前，应测试所取每一个集成电路的功能，确保功能完好后，才能组成六十进制计数器电路。因为当运行结果出现错误时，那么所选用的任意一个元件均有可能出现故障，从而导致的运行结果错误。如果进行重新检查，就会耗费大量的时间和精力，降低课堂效率。在连接并检测完好的各个组件后，打开电源，开始运行。实验台上选取的显示器左边部分是十位，右边部分是个位。实验结果表明，显示器初始数目00，间隔时间1 s，逐渐递增计数，直到显示器数目为59时，返回到00，开始重新计数。

4 结语

本研究利用集成计数器74LS161芯片，采用反馈预置和组合逻辑电路的设计方法，并根据十位芯片状态迁移取决于个位芯片输出状态的关系，成功设计了六十进制异步级联计数器。由于计数器的脉冲信号频率为1 Hz，因此也叫作60 s计时器。其适用于两位数及以上任意进制的计数情况。本研究利用Multisim10.0仿真平台和实物实验对设计电路进行了测试分析，结果均与理论一致，且稳定运行。仿真实验为实物实验奠定了基础，实物实验为学生提供了动手操作的机会。这种由理论设计到虚拟仿真再到实物实验的思维方法，有利于学生建立科学有效的学习思维，深入理解理论知识，激发求真探索精神。

参考文献：

［1］龚猷龙.五十一进制计数器的设计与仿真实现［J］.科学咨询（科技·管理），2020，36（9）：89.

［2］李宏杰，常盛华.新工科背景下数字电子技术教学改革研究［J］.电脑知识与技术，2022，18（12）：116-117.

［3］江晓安，周慧鑫.数字电子技术［M］.4版.西安：西安电子科技大学出版社，2015：146.

［4］杨明，高春林.基于 Multisim 的集成计数器及应用逻辑功能的仿真［J］.电子测试（设计与研发），2017，17（9）：11-13.

［5］栾爽，翟艳楠，李晶等.基于集成计数器74LS161设计的六十进制计数器［J］.电子测试，2020（21）：18-19.