近地表探测多频信号产生技术

刘长胜，康盼，夏正阳，王金玉，张伟，周继瑜

（吉林大学 仪器科学与电气工程学院，长春 130026）

近地表探测利用电磁波的穿透性，采用不同频率的电磁波获取不同深度的地层信息，单一频率的电磁波只能达到单一的探测深度，反映单一地层信息，实际应用中工作效率低。多频电磁探测系统一次可发射多个频率电磁波，可以实现对地下不同深度目标体的同时探测。多频电磁感应探测系统的核心技术是多频信号产生技术，本文针对近地表探测系统，设计了基于单片机MSP430F149和可编程数字逻辑器件FPGA［1-3］（EP1C3T144）的多频信号产生系统，产生了信号波形好、分辨率高、谐波失真低的单频和多频信号，克服了位流法对线圈负载稳定性要求高［4］，伪随机法不能任意设定频率并且THD（总谐波失真）高的缺点［5］。

1 系统总体设计

根据系统探测及野外工作要求，多频信号产生系统总体设计如图1所示，包括人机交互和信号产生两个模块。人机交互模块采用TI公司的低功耗单片机MSP430F149作为主控芯片，外挂键盘、液晶；主控芯片控制键盘及液晶显示，并将接收到的信息进行相应的数学处理然后与FPGA进行通信，液晶实时显示用户所需信息。FPGA接收到单片机发送的信息进行逻辑处理，通过I/O端口输出设定信号的离散值信息，由外部高速DA将接收到的离散值信息转化为模拟信号，经过滤波器、放大器等信号调理模块后输出。

图1 系统整体框图

2 多频正弦波合成原理及参数设计

2.1 正弦波的产生

正弦波形产生原理如图2所示。

图2 正弦波形产生原理框图（单频）

FPGA接收到单片机输入的信息后，调整累加器的步长即单位周期输出的地址个数，由于输入累加器的系统时钟固定，所以单位周期地址个数越多、周期越长；ROM接收累加器输入的地址，转换为存储在对应地址上的频点幅值信息输出，输出信号与累加器输入地址的周期相同［6-9］；外部高速DA将ROM输出的频点幅值信息转换为模拟信息输出，输出频率由式（1）计算：

式中 fc为系统时钟，K为频率控制字，N为累加器的位数。

信号合成技术遵循奈佩斯特（Nyquist）定律，即最高输出频率不大于参考时钟的一半，fo≤fc/2。实际输出频率由允许输出的杂散水平决定，一般fo≤fc×40%。同一周期下构成一个完整周期的离散点数越多实际输出的信号越平滑，频谱成分越干净。由于近地表探测发射系统的最大输出频率不大于50KHz，设计采用20M外部时钟输入倍频至100M作为系统参考时钟，以获得较多的周期点数，使输出信号平滑，频谱相对纯净。

2.2 多频正弦波频点合成

在FPGA内部ROM使用寄存器模式输出，在同一参考时钟上升沿，不同频率信号对应的不同ROM，将不同的频点幅值信息送到ROM的输出端，并在下一个数据到来前保持不变。

正弦波频点合成时要求加法模块的参考时钟频率不能小于ROM的参考时钟频率。如果加法模块的参考时钟大于等于ROM的参考时钟，则会在每个加法模块参考时钟的上升沿，不丢失地输出不同频点幅值信息叠加后的值，图3为双频叠加示意图。

图3 频率相加示意图

如果加法模块的输入参考时钟频率小于ROM参考时钟，加法模块参考时钟上升沿在ROM数据保持的一个时钟周期之内没能够到来，最终导致数据丢失。

如发射频率分辨率为1Hz，根据Δf=fc/2N，累加器位数取28位，此时频率分辨率为100M/228=0.372Hz。如采用28位的ROM，则单个ROM容量达到228bit，一般的FPGA芯片难以达到要求。采取“截断”思想，用10位的ROM实现以上要求，将ROM的10位地址与相位累加器的高10位地址相连接，可大大节省ROM空间，实验证明在实际输出波形中会有截断误差的存在，但是频谱纯度影响不大，再加上后续的低通滤波，使其造成的影响得到进一步降低。根据正弦信号的周期性采用控制信号控制累加方向的方法可以实现ROM的进一步压缩。

3 系统模块实现方法

多频信号产生系统主要由通讯、频点设定、累加器、波形存储器ROM、组合频率输出、滤波等部分组成。

3.1 通信方式设计

由于单片机管脚资源有限，考虑到系统需要传输的数据量不大，对数据传输的速度要求也不高，因此通讯方式设计采用自定义的串行通信格式设计，通信示意图如图4所示。

图4 通信示意图

系统中单片机与FPGA通过一根时钟线和一根数据线互联，每次通信传输32bit数据，其中低28bit为频率控制字，高4bit为频点设定控制字，并可根据需要，灵活修改通信的位数与格式。FPGA接收过程中始终保持高阻态，接收完毕后将32bit串行数据转化为并行数据。

3.2 频点设定

根据系统探测要求，需要发射单频、双频和三频正弦波，对于双频和三频正弦波，设定下一个频点时，采用锁存器保持上一个频点不变。

由于频点设定时间是任意的，可能出现在系统时钟上升沿之前或之后的任意时间，而数据如果想被触发器正确采样必须满足建立（Tsu）和保持（Th）时间，违反建立和保持时间就会造成亚稳态，设计采用同步设计，将输入的异步信号与系统时钟做同步处理则信号与时钟相对位置固定，即将异步组合逻辑同步化，很好地避免了异步逻辑可能造成的亚稳态这一问题。

3.3 累加器

在每次系统时钟的上升沿，累加器累加步长为频率控制字的数值，累加器设定为28位，每1f0时间完成一次完整的累加，然后重复累加，最终产生28位的累加地址，并将高10位输出到正弦查询表ROM作为ROM的地址，累加器的位数决定了输出信号的分辨率，累加器的累加周期决定了输出信号的周期［10］。

3.4 波形存储器ROM设计

波形存储器ROM采用QuartusⅡ软件的MegaWizard Plug—In Manager定制10位的ROM，本设计采用的10位并行高速DA，要求单频输出数据格式不能超过10位，实际在设计时考虑到三频，最终单频输出幅度量化值最大值设定为340，采用10位数据格式输出完全满足要求。ROM表中加载的.mif文件在本设计中由MATLAB编程得到，主要程序如下所示：

3.5 组合频率输出设计

组合频率输出模块主要完成正弦波频点合成功能，通过单片机输入信息的高4位判断最终要输出的频点数，如果输出单频则将单频幅值适当缩放后经FPGA I/O管脚输出，如果是多频则将多频信号组合处理并适当缩放后输出，同样采用同步设计，输入的系统时钟频率在高于ROM参考时钟时会不丢失信息地输出所有处理后的信息。ROM参考时钟频率计算公式如式（2），式（3）所示。

当工作频率设定为最低频率（10Hz）时，频点数最多，此时ROM参考时钟频率最高为3.7MHz，设计中

输入的系统时钟定为20M，大于最低工作频率时ROM参考时钟的最高频率。

3.6 滤波电路设计

DA所具有的是保持—输出—保持功能，最终输出的是阶梯状波形，要输出光滑的模拟波形需要对DA输出的波形进行必要的滤波处理。

设计选择凌特公司生产的集成10阶低通滤波器LTC-1569-6，采用外接电阻或者外接时钟控制截止频率，当采用外接时钟控制时，截止频率设定为fc=clock/64，（clock＜5M）。

多频信号采集系统原理框图如图5所示。

图5 FPGA多频信号产生系统

4 实验结果

在实验室环境下，采用示波器在发射端串入功率电阻捕获了发射电流的波形，图6至图11分别为发射单频、双频和三频时的输出波形及其FFT变换后的波形。由于近地表多频电磁探测发射系统采用感性的多匝线圈作为负载，负载阻抗在高频时会有明显增加，因此，体现在多频合成信号频谱图中高频成分幅值低于低频成分幅值。

图6 单频信号时域波形

图7 单频信号频域波形

图8 双频信号时域波形

图9 双频信号频域波形

图10 三频信号时域波形

图11 三频信号频域波形

5 结语

本文针对近地表探测系统提出一种基于FPGA的多频正弦信号产生方法，并根据近地表电磁探测的要求，设计并完成了多频信号产生系统，经过实验验证产生的波形好、频谱纯度高、分辨率高。

基于这种方法可以用低成本产生高性能的多频正弦波形，通用性很强，当对输出信号的频率和精确度要求不高的情况下可以采用MCU做主控处理芯片。设计主要部分在FPGA内部完成，硬件电路相对简单，可靠性高，对外部电路依赖性低，可升级性很强，同时增减功能比较容易。

［1］夏宇闻.Verilog数字系统设计教程［M］.北京：北京航空航天大学出版社，2003.

［2］杜慧敏，李宥谋，赵全良.基于Verilog的FPGA设计基础［M］.西安：西安电子科技大学出版社，2008.

［3］陈风波，冒燕，李海鸿.基于FPGA的直接数字频率合成器的设计［J］.微计算机信息，2006，22（2）：189-190.

［4］孙淑琴，林君，张秉仁，等.伪随机序列发生器的研究与实现［J］.吉林大学学报：信息科学版，2004，22（3）：185-186.

［5］孙向阳.基于DSP的瞬变电磁接收机系统研究［J］.长春理工大学学报：自然科学版.2008，31（1）：27-30.

［6］史兴海，陈殿仁.基于FPGA的高速DDS设计与仿真［J］.长春理工大学学报：自然科学版，2009，32（1）：85-88.

［7］余勇，郑小林.基于FPGA的DDS正弦信号发生器的设计和实现［J］.电子器件，2005，（3）.

［8］MAP H，LIU P.A design of AWG based on DDS using SOPC technique［Z］.CEEE，2006：610-615.

［9］ZHAI Shengwei，LI Yingying，DU Baisheng.Implementation of a DDS signal source based on FPGA［J］.Electronic Design Engineering，2009，（05）.

［10］A.L.McEwan，S.Collins.Efficient，ROM-less DDFS using non-linear interpolation and non-linear DAC［J］.Analog Integrated Circuits and Signal Processing，2006，48，（3）.