基于FPGA和虚拟仪器的DDS信号发生器设计

贾佳

（西安航空职业技术学院 电子工程系，陕西 西安 710089）

信号发生器是一种常用的信号源，广泛应用于通信、测量、科研等现代电子技术领域。信号发生器的核心技术是频率合成技术，主要方法有：直接模拟频率合成、锁相环频率合成（PLL）、直接数字合成技术（DDS）。DDS是开环系统，无反馈环节，输出响应速度快，频率稳定度高。因此直接数字频率合成技术是目前频率合成的主要技术之一。文中的主要内容是采用FPGA结合虚拟仪器技术，进行DDS信号发生器的开发[1-2]。

1 DDS工作原理

图1是DDS基本结构框图。以正弦波信号发生器为例，利用DDS技术可以根据要求产生不同频率的正弦波。

图1 基本DDS结构Fig.1 DDS structure diagram

DDS电路主要由相位累加器、相位调制器、正弦ROM查找表、DAC和低通滤波器构成。其中，相位累加器是整个DDS的核心，完成相位累加的功能。下面对相位累加器的输入即相位增量进行分析。

对于正弦信号发生器，它的输出可以用下式来描述：

其中Sout是指该信号发生器的输出信号波形，fout指输出信号对应的频率。正弦信号的相位：θ=2πfoutt。在一个clk周期Tclk，相位θ的变化量为：

为了用数字化逻辑实现电路，必须对Δθ进行数字量化，把2π切割成2N份，由此每个clk周期的相位增量Δθ用量化值BΔθ来表述：

由此，可得：

显然，信号发生器的输出可描述为：

其中θk-1指前一个clk周期的相位值。

由上面的推导可以看出，只要对相位的量化值进行简单的累加运算，就可以得到正弦信号的当前相位值，而用于累加的相位增量量化值BΔθ（也叫频率控制字）决定了信号的输出频率fout，并呈现简单的线性关系。直接数字合成器DDS就是根据上述原理而设计的数字控制频率合成器[3]。

从本质上看，DDS是一个恒定高频率运行的多位计数器。在溢出时，通过利用一个多位控制字来设置计数器步进的尺寸，允许计数器过零。计数器的高阶位用来寻址存储设备，该设备保持生成的一个波形周期的数字记录。高频时钟每前进一单位，计数器便步进一次，存储器也将生成一个新的地址字，而新的波形数据值将会发送到DAC。DDS主要有3个优点：1）输出信号的频率精度可以达到作为发生器参考信号使用的晶体控制振荡器的水平；2）DDS发生器可以生成非常高的频率精度；3）如果有RAM波形存储器，那么DDS函数发生器可以重现几乎任何波形。

由于餐厨垃圾的高含水率、高有机物等特点，决定了餐厨垃圾直接填埋的可行性较低。餐厨垃圾填埋处理技术在国内尚无应用的实例，其主要优缺点如下：优点是处理数量很大，运输成本费用很低，处理工艺没有什么科技含量，处理起来也方便、简单。但同时也存在许多缺点，比如大量占用土地，增加成本投资，且填埋场空间有限，需要持续不断新建，进一步增加土地资源的占用与投资成本。所以填埋处理虽然现在是一些经济欠发达地区常用主要处理方法之一，但是会带来严重的后遗症和二次污染问题，随着地区经济的发展今后会杜绝这种处理方法。

2 系统设计

该系统采用LabVIEW软件完成上位机虚拟仪器的开发，生成正弦波、方波、三角波、手工绘制波形和公式波形等波形数据，实时显示于前面板并通过VISA串口将波形数据传送至FPGA存储器。下位机采用Alter公司的FPGA芯片EP1C3T144C8开发，通过VHDL语言软件式的硬件设计方法完成DDS模块开发，根据频率控制字数值读取ROM中的波形数据送入D/A转换器，最后通过低通滤波器完成平滑滤波输出[4]。

2.1 虚拟仪器上位机面板开发

通过图形化的虚拟仪器开发工具LabVIEW完成上位机的设计，主要功能有波形预览、参数设置、数据传送及数据保存。

图2为虚拟仪器上位机主面板，通过串口设置窗口选择通信端口，采用cluster捆绑各操作类型并通过case结构判断所选操作，选择常规波形、公式波形及手绘波形会分别弹出对应的编辑窗口显示波形数据。如图3和图4所示，为选择常规波形和手绘波形弹出的波形参数设置对话框，设置完相应的波形后，单击done按钮确认。设置完波形后，可以点击保存波形数据，把绘制好的波形以二进制文本形式进行保存[5-7]。

2.2 FPGA下位机开发

图2 主程序前面板Fig.2 Main program front panel

图3 常规波形编辑窗口Fig.3 Conventional waveform editor window

图4 任意波形编辑窗口Fig.4 Arbitrary waveform editor window

下位机主要完成DDS数字合成器的功能，采用Altera公司的EP1C3T144C8芯片，它具有104个可供用户自行配置的I/O端口，使用VHDL语言在QuartusⅡ开发工具中实现。

直接数字合成器由3部分组成，如图5所示。

图5 DDS数字合成器顶层原理图文件Fig.5 DDS top layer schematic document

其中：

2）REG32B作为32位移位寄存器，与ADDER32B一起组成累加器，将接收到的32位数据反馈到ADDER32B完成以外部端口F为键控频率字（即上文提到的）的步进；

3）ROM作为读取存储器波形数据，根据步进地址读取存储器中的10位长度的波形数据[8]，送入DA转换器。

3 DDS信号发生器结果分析

图6为仿真波形，可以看到，对于不同的频率控制字F给出的不同值，对应每一个时钟输出的采样点的步幅变化不同。图7为采用QuartusⅡ自带的测试工具SignalTapⅡ（嵌入式逻辑分析仪）对设计结果进行分析，如图7所示为F键控频率字设为16H时生成的正弦信号。图8是在示波器上观察的由DAC产生经低通滤波器处理后的真实波形。

图6 仿真波形Fig.6 Simulation waveform

图7 SignalTapⅡ测试结果Fig.7 SignalTapⅡtest results

图8 示波器观察波形Fig.8 Oscilloscope waveform

4 结束语

文中采用LabVIEW虚拟仪器技术结合FPGA技术实现的DDS信号发生器，通过利用计算机的强大功能，把传统仪器的设计、编辑都放到计算机上完成，并通过通讯接口传输数据，实现不同波形的输出。通过对系统仿真和实际测试，结果表明该DDS信号发生器不仅能产生理想的输出信号，还具有集成度高。稳定性好和扩展性强等优点。

[1]余勇，郑小林.基于FPGA的DDS正弦信号发生器的设计[J].电子器件，2005，28（3）：296-299.

YU Yong，ZHENG Xiao-lin.Design and implementation of direct digital frequency synthesis sine wave generator based on FPGA[J].Chinese Journal of Electron Devices，2005，28（3）：296-299.

[2]牟涛，魏金成.基于LabVIEW和SOPC技术的信号发生系统[J].西华大学学报，2009，28（2）：21-24.

MU Tao，WEI Jin-cheng.Design of arbitrary waveform generator based on LabVIEW and SOPC[J].Journal of Xihua University，2009，28（2）：21-24.

[3]潘松，黄继业.EDA技术与VHDL[M].2版.北京：清华大学出版社，2007.

[4]王水鱼，沈航，高军芳.基于FPGA和LabVIEW的任意波形发生器设计[J].计算机测量与控制，2009，17（4）：800-802.

WANG Shui-yu，SHEN Hang，GAO Jun-fang.Arbitrary waveform generatorbasedonFPGA[J].ComputerMeasurement&Control，2009，17（4）：800-802.

[5]雷振山.LabVIEW8.2基础教程[M].北京：中国铁道出版社，2010.

[6]汪敏生.LabVIEW 基础教程[M].北京：电子工业出版社，2002.

[7]阎世栋.在虚拟仪器LabVIEW平台中串行通信模块的应用[J].国外电子测量技术，2004（增刊）：39-40.

YAN Shi-dong.Application of series communication module in visual instruments LabVIEW platform[J].Foreign Electronic Measurement Technology，2004（Supplement）：39-40.

[8]李婉娉，李鹏，刘承佳，等.基于HHT的微网中谐波与间谐波的检测与分析[J].陕西电力，2012（4）：20-24.

LI Wan-ping，LI Peng，LIU Cheng-jia，et al.HHT-based harmonic and inter-harmonic detection and analysis in microgrid[J].Shaanxi Electric Power，2012（4）：20-24.