基于HyperLynx 的断路器状态监测无线节点PCB 信号完整性分析

许运飞，吴明赞，李 竹

(南京理工大学自动化学院，南京 210094)

随着断路器状态监测无线节点ARM 芯片的工作频率越来越高，信号完整性问题越来越突出，在断路器状态监测无线节点高速PCB 设计中必须进行信号完整性分析，否则设计的PCB 板是无法正常工作，可靠性得不到保证［1］。信号完整性问题主要包括有反射、串扰、振铃、地弹等［2］。本文从反射和串扰两方面进行仿真分析的，针对关键信号传输产生的反射现象，采取端接阻抗匹配设计，消除反射;针对高速信号之间产生的串扰问题，可以通过减小走线耦合长度、线间距来降低串扰。

1 断路器状态监测无线节点的信号完整性要求

本文设计的断路器状态监测无线节点是采用ARM 微处理器将前端传感器采集到的断路器状态信息进行处理、储存，并控制GPRS模块将数据信息发送至远程控制中心，进而实现断路器的远程无线状态监测，如图1所示。其中，ARM 芯片选用的是三星的S3C2440 芯片，GPRS模块选用的是西门子MC55模块。

图1 断路器状态监测无线节点原理框图

ARM 芯片内部时钟频率已经达到350 MHz～500MHz，并且与SDRAM 等芯片组成的高速系统产生大量的噪声和辐射，以及无线节点的天线辐射干扰，使得信号完整性问题如反射、串扰等问题更加突出，将影响节点正常工作。所以，在设计PCB 板时考虑信号完整性问题显得十分重要，本文通过利用HyperLynx 软件仿真来改善和解决断路器状态监测无线节点的信号完整性问题。

2 节点信号完整性反射分析

反射问题是由于传输线阻抗不匹配产生的，所以消除反射主要是通过端接电阻实现阻抗匹配来解决的，其中端接方式有很多种，有串联端接、并联端接、戴维南端接等等［3］。但往往并不是越复杂的端接方式效果越好，需要根据具体的应用场合进行选择。虽然戴维南端接方式将反射降低到最低，但由于采用的端接方式需要加电源，引入额外电源布线干扰并且使得电路板布线密度更大。所以根据所设计的PCB 板布线密度较大，采用简单的串联端接方式即可。

2.1 建立反射仿真模型

利用Linesim 工具建立反射仿真模型，如图2所示。在断路器状态监测无线节点PCB 板设计中串联端接阻抗设置主要是针对关键的时钟信号进行端接的，使得信号传输效果好，从而保证各个芯片的时钟同步性，所以针对ARM和SDRAM 的时钟信号建立仿真模型。选用的IBIS模型是三星S3C2440 芯片的IBIS模型和海力士(Hynix)HY57V283220T 芯片的IBIS模型［4］。

图2 反射模型仿真图

图3 无端接电阻反射模型仿真波形图

无端接电阻时产生的反射波形如图3所示，将端接电阻设置为33Ω 产生的反射波形图如图4所示。由表1 可看出，将设置端接电阻RS为0，即无端接电阻时，得到反射仿真波形抖动幅值大，反射现象严重。在经过设置端接电阻为33Ω 后，波形的抖动明显减小，产生的过冲或者下冲幅值明显改善许多，反射现象得到抑制，并且在传输延迟性方面并未因端接电阻而导致传输时间延迟太多，满足设计要求。这样得到的串联端接电阻为33Ω为布线端接反射仿真提供端接电阻参考值。

图4 端接电阻为33Ω 时反射模型仿真波形图

2.2 PCB 板布线后反射仿真

在断路器状态监测无线节点ARM 芯片PCB 中串联端接阻抗设置主要是针对关键的时钟信号进行端接的，采取端接的信号分别如下:LLnSRAS，LLn-SCAS，LLSCKE，LLSCS0，LLSCK0，LLSCLK1。本文以LLSCLK0 的端接设置为例进行仿真阐述的。LLSCLK0 连接的是第一块SDRAM 的时钟信号LSCLK0。在PCB 板中的布线后反射端接电路图如图5所示。

图5 PCB 板布线后反射端接电路图

根据布线前仿真模型得到的端接电阻参考值为33Ω，根据仿真效果进行微调后，发现将端接电阻R55 设置为30Ω 时效果最好，得到仿真波形如图6，毛刺现象基本上没有，产生的过冲幅值约100 mV，反射现象得到基本控制。

图6 PCB 布线后反射仿真波形图

2.3 反射仿真结果分析

将所建立的反射模型仿真结果和PCB 布线后仿真结果进行比较分析，如表2所示。

表2 反射仿真结果比较

由表2 可看出，虽然没有所建立的模型仿真达到的效果好，所产生的过冲幅值都略大于建立的反射模型所产生的过冲幅值，但相比较于未进行端接设置，已经大大提高抑制反射现象的能力。所以，建立的反射模型仿真结果与PCB 板布线后仿真结果基本一致，在PCB 板中产生的反射干扰不足以影响PCB 电路稳定运行，进而有效地解决反射问题。

3 节点信号完整性串扰分析

串扰主要是指信号在传输线上传播时由于电磁耦合对相邻的传输线产生的电压电流干扰噪声，即信号线之间的互感和互容耦合引起的［5］，主要有远端串扰和近端串扰，远端串扰是指远离源端静态线的一端，而近端串扰指和源端相近静态线的一端。本文主要针对远端串扰进行串扰仿真分析。

3.1 建立串扰仿真模型

建立的串扰仿真模型如图7所示，选用的IBIS模型是三星S3C2440 芯片的IBIS模型和海力士(hynix)HY57V283220T 芯片的 IBIS模型。将S3C2440 芯片引脚的PCLKOUT［0］设置为0 低电平，从输出端即SDRAM 的CLK 信号中即可观察到S3C2440 芯片引脚的PL2SSCLK 信号产生的串扰。

图7 串扰仿真模型图

未调整前串扰仿真波形图如图8所示，可看出串扰现象严重，产生的幅值高达约250 mV 通过调整设置参数以及调整走线，将耦合长度降到最低，调整后的参数如表3所示，主要包括信号层与参考层的距离为8 mil，最小线间距为12 mil，耦合长度控制在约0.8 inch。由图9 可以看出调整后串扰波形明显好于调整前的波形，产生的串扰幅值约50 mV，满足信号完整性的串扰设计要求。

图8 调整前串扰模型仿真波形图

图9 调整后串扰模型仿真波形图

表3 串扰模型仿真结果

3.2 PCB 布线后串扰仿真

由布线前串扰模型仿真得到PCB 布线的叠层参数包括每布线层的厚度分布，PCB 走线的宽度、间距和耦合长度。利用这些参数作为参考，对布线后的PCB 进行串扰仿真分析，其中以关键时钟信号LLSCLK0为例进行仿真分析，如图10所示。由于实际PCB 板布线密度较大，未能与串扰模型的参数一致，但经过对参数进行多次调整仿真后，得到串扰仿真图如图11所示。

图10 PCB 板布线后串扰仿真图

图11 PCB 板布线后串扰仿真波形图

3.3 串扰仿真结果分析

将PCB 布线仿真和模型仿真结果进行比较分析，如表4所示。从表4 中可看出PCB 布线后仿真结果基本能达到所建立的串扰模型仿真的效果。虽然由于实际布线中考虑的布线空间因素以及环境参数不能理想化，产生的串扰幅值都略高于串扰模型的仿真结果，但已经明显抑制并改善了串扰问题，满足信号完整性的设计要求。

表4 串扰仿真结果分析比较

4 结束语

本文通过使用HyperLynx 软件针对断路器状态监测无线节点PCB 中的信号完整性问题进行分析和仿真，主要从反射和串扰分析两个方面入手，通过建立仿真模型和PCB 布线后仿真分析改善后，将反射和串扰控制在可容许的范围之内，满足高速PCB信号完整性设计要求。

本文的不足之处在于对节点的振铃和地弹等信号完整性问题没有进行仿真分析解决，还需要作进一步的研究分析。

［1］李成，程晓宇，毕笃彦，等.基于HyperLynx 的高速DSP 系统信号完整性仿真研究［J］.电子器件，2009，(2):445－451.

［2］董辉，朱义胜，赵柏山.基于滤波器应用的PCB 平面电感的电磁辐射研究［J］.电子器件，2007，(1):183－185.

［3］晁富邦，潘英俊，魏彪，等.嵌入式ARM 系统PCB 设计中信号完整性的研究［J］.电子测试，2008，(11):60－64.

［4］厉科立，景占荣，严会会.基于HyperLynx 的FPGA 系统信号完整性仿真分析［J］.现代电子技术，2011，(8):144－150.

［5］熊青松，吴兆华，陈品，等.基于Hyperlynx 的高速互连信号串扰分析［J］.桂林电子科技大学学报，2010，(6):537－540.