基于DDS的BPM短波授时信号设计

赖文彬，李实锋

( 1.中国科学院国家授时中心，西安 710600；2.中国科学院大学，北京 100049 )

0 引言

BPM 短波授时系统是国家重大科技基础设施之一，它通过与世界标准时间(UTC)建立溯源关系，保持与协调UTC的同步，实现标准频率信号和标准时间信息的精确发播[1-3].BPM 短波授时信号通过电离层的一次或多次反射来传递，能够覆盖我国陆地和近海海域，具有覆盖范围广、接收方法简单、终端成本低和战时顽存性强等不可替代的优点[4].随着民用领域和军事领域BPM 短波授时应用日益增加，在应用终端的研发调试、性能评估和时延标定过程中，对性能可靠、功能完善、操作简单的BPM 短波授时信号模拟源的需求越来越迫切.但目前相关文献设计的短波授时信号模拟源存在结构设计不够合理、功能不完善、时号发播精度较低等问题，因此研制性能良好、功能完善、能够满足现在应用的新一代BPM(中国科学院国家授时中心短波授时台)短波授时信号模拟源，对我国BPM 授时系统的发展及高性能应用终端的研发有着非常重要的意义.

针对上述情况，本文以新一代BPM 短波授时信号模拟源的设计需求出发，选用Stratix Ⅱ系列的现场可编程门阵列(FPGA)芯片EP2S60F1020C4ES以及模数转换(DAC)芯片DAC904E为核心，结合直接频率合成的技术.通过结构设计、参数设计及计算、程序仿真及验证完成了对BPM 短波授时信号的研究设计.仿真测试和实验验证表明：该设计完成了预期目标，为后续新一代BPM 短波授时信号模拟器的设计研究奠定了重要的基础.

1 基于DDS的BPM 短波授时信号设计原理

基于直接数字式频率合成器(DDS)的BPM短波授时信号设计的核心是基带信号以及载波信号的设计，利用DDS技术即可产生一定频率的基带信号以及载波信号，通过对其格式进行相应的时序设计就可以得到所需信号.

1.1 BPM 短波授时信号概述

20世纪初，自无线电授时发明以来，短波授时是第一个使用短波无线电信号发播标准时间和标准频率的授时方法.由于其覆盖面广、发送简单、使用方便，受到广大时间频率用户的欢迎，而且利用短波时号及进行时频传递与校准是一种廉价而方便的方法，对于要求同步偏差在1 ms量级的用户十分有利[5-7].BPM 短波授时信号发播标准时间、标准频率信号是采用2.5 MHz、5 MHz、10 MHz、15 MHz 这四种载频对1 kHz 正弦波信号进行调制来实现的[8], 现行的BPM短波授时信号发播体制如图1所示.程序以半小时为一个周期，在每个周期的00 min 00 s～09 min 59 s及15 min 00 s～24 min 59 s发播 UTC，25 min 00 s～28 min 59 s 发播世界时信号 (UT1)，10 min 00 s～14 min 59 s发播纯载波信号，29 min 00 s开始发播莫尔斯电码和女声通告.

图1 BPM 短波授时信号发播体制

UTC和UT1发播时长只发整秒和整分信号，各个时长信号的发播开始于整分而终止于该时段最后一个59 s.BPM 短波授时信号格式如图2所示，UTC秒信号、UT1秒信号、UTC分信号及UT1分信号为不同周期的等幅1 kHz正弦波信号，UTC秒信号采用10个周波，即10 ms，UT1秒信号采用100个周波，即100 ms，UTC和UT1分信号均采用300个周波，即300 ms[9-10].

图2 BPM 短波授时信号格式

DDS中最关键的相位累加器是由N位累加器以及N位寄存器级联而构成的，如图4所示.其工作原理如下：每当到达参考时钟fclk上升沿时，累加器就把频率控制字K与N位寄存器输出的数据相加，并将累加器的结果输出到寄存器的数据输入端[14].这样周而复始，频率控制字K不断地进行线性相位累加，最终累加溢出频率就是DDS输出信号的频率.

1.2 DDS技术原理

DDS是直接数字式频率合成器的简称，是频率合成技术的一次巨大突破[11]，随着集成电路系统以及半导体微电子技术的迅猛发展，DDS因其具有分辨率较高、相位噪声较低以及输出信号切换速率快等突出优点而日益显露出它的优越性[12].

DDS技术的原理可以概述为：在设定系统时钟的作用下，相位累加器线性累加计算所得的频率控制字，再用得到的相位码对ROM 表进行寻址，寻址后即可找到相对应的幅度码，幅度码经D/A 转换器可得到相应的阶梯波，最后使用LPF对阶梯波进行平滑处理[13]，就可以得到我们所需频率的平滑连续波形，其结构框图如图3所示.

图3 DDS 的结构框图

图4 DDS 相位累加器

2 系统的总体设计

BPM 短波授时信号采用2.5 MHz、5 MHz、10 MHz、15 MHz 这四种频点作为载波信号，对1 kHz 正弦波基带信号进行载波调制，调制信号如下式所示：

式中：A为信号的幅度；m为信号的调制度；fb为正弦波基带信号的频率，其值为1 kHz；f0为载波信号的频率，其值为上述的四个频点.依据上述调制信号的公式，对系统进行了设计，系统结构如图5所示.

图5 系统总体设计框图

可以看到系统主要由四个模块组成：DDS 模块、基带信号产生模块、载波产生模块、AM 调制模块.所设计系统的工作流程如下：首先板载晶振输入频率为100 MHz 的参考时钟，通过锁相环(PLL)扩频为120 MHz 作为系统的工作时钟；由FPGA 控制驱动DDS，计算出所需频率的控制字，使DDS输出系统设计所要求的特定频率的正弦波信号；经过处理后的波形进入基带信号产生模块以及载波信号产生模块，生成1 kHz的正弦波基带信号以及四个频点的载波信号，最后两路信号经AM 调制模块形成BPM 短波授时信号.

2.1 硬件平台介绍

系统选用Stratix Ⅱ系列的FPGA 芯片EP2S60F10 20C4ES为核心硬件平台，该芯片功耗较低且性能稳定，拥有丰富的逻辑资源，非常适合系统的设计研究.而且该硬件平台具备丰富的I/O控制端口和串口通信端口，可以与各类设备进行互传数据；具备实验所需的板载100 MHz 晶振；同时集成了两个最高速率达165 MHz 的14位D/A 转换芯片DAC904E，D/A 输出性能优良，具有优良的动态特性.

2.2 DDS信号源设计

对于板载晶振输入的频率为100 MHz 的参考信号，结合考虑BPM 短波授时信号输出频率的大小，选取PLL 的倍频频率为120 MHz 作为系统的工作时钟，同时为降低DDS产生的幅度量化和截断误差对输出信号的影响，综合考虑系统的总体设计的可行性，选取相位累加寄存器的位宽N为32位，因此基带信号的频率控制字K1的大小可以设定为

3 实验分析

实验测试分析的主要目的是验证所设计的BPM短波授时信号是否能够有效且准确地输出，由于四个频点设计及工作方式大同小异，故实验中选取5 MHz作为代表来验证设计是否满足要求.通过仿真分析，DDS所产生的载波信号以及观测分析示波器输出的载波信号和逻辑分析仪调制模块所输出的信号对所设计的BPM短波授时信号的性能进行评估.

3.1 DDS仿真分析

由于各类条件限制，DDS在产生相应频率的波形时必然会产生许多误差，如幅度量化以及相位截断所产生的误差[15-16]. 使用MATLAB创建DDS模型(以5 MHz 为例)进行数据仿真分析处理，图6是生成的5 MHz 标准正弦波，并使用120 MHz 的时钟进行采样，采样点数为48 个，此时包含48/(120 MHz/5 MHz)=2 个周期的采样点.由图6可知，正弦信号采样的结果接近理想程度，并且从DFT图中可以看出噪声被压制在−280 dB以下(现实世界中电子热运动噪声才−180 dB)，因此DDS产生的特定频率波形可以相当好地满足工程需求.

图6 5 MHz 时频域采样图

图7是对DDS产生的5 MHz 正弦波时存在相位截断误差以及幅度量化误差的频谱分析图，此处选取相位累加器的位数N=32，采样频率设置为120 MHz，仿真参数设置为K=178956970，相位位数在仿真中截取8位，幅度量化位宽设置为10位.分别考虑有相位截断误差无幅度量化误差情况如图7(a)所示；无相位截断误差有幅度量化误差情况，如图7(b)所示，以及有相位截断误差和幅度量化误差情况，如图7(c)所示.比较三组图可以看出：在固定累加器位数、截取位数以及幅度量化位宽的情况下，由相位截断及幅度量化引起的误差对DDS产生的正弦波的波形频谱的杂散位置和谱线数目影响不大，除5 MHz 处有一根有用的正弦谱线外，其余杂散分量都较低.因此在FPGA 中产生BPM短波授时信号的载波信号时累加器位数、频率控制字以及相位截取位数的选取可参照仿真中所采用的设置来满足实际设计需求.

图7 相位截断误差以及幅度量化误差的频谱分析图

3.2 DDS产生的波形

BPM 短波授时信号发播标准时间、标准频率信号是采用2.5 MHz、5 MHz、10 MHz、15 MHz 这四种载频对1 kHz正弦波信号进行调制来实现的.由于产生的波形原理都是类似的，所以这里选取DDS产生的5 MHz 的波形为代表来对短波授时信号进行初步的评估.

图8和图9是从Tektronix 示波器上直接截取下来的部分波形，可以看到DDS输出波形的频率为4.99996 MHz，比预期的5 MHz 的频率误差小0.01%，而且输出信号中混叠无用的杂散分量较少，波形曲线平滑，效果良好.

图8 DDS产生信号的时域图

图9 DDS产生信号的频域图

3.3 AM 调制信号

以5 MHz 为例，采用quartus自带的逻辑分析仪对信号进行仿真测试.在建立signaltap文件后设置120 MHz 为采样时钟，选择时钟上升沿对信号进行触发，并将编译后的输出文件下载到芯片上，实时观测输出的1kHz 基带信号(sine)、5 MHz 载波信号(carrier_5M)以及输出的AM 调制信号(signal)，如图10和图11所示.其中图10是图11的局部细节图，图11为输出波形半个周期的截图.对比图10和图11可以看出，基带信号及载波信号输出波形的局部细节图波形采样点数合适使得输出曲线平滑无毛刺，且调制后波形的输出特性能够达到的BPM 短波授时信号设计的指标，即准确且有效地输出了BPM 短波授时信号.

图10 signaltap II 观测波形截图a

图11 signaltap II 观测波形截图b

4 结束语

文中从理论和实验分析两方面对基于DDS的BPM 短波授时信号设计的工作原理进行了详细的阐述，并给出了系统的总体设计方案，包括设计中所使用的硬件平台的介绍以及DDS信号源设计的细节.而且通过仿真分析DDS所产生的特定频率的正弦波信号的误差以及AM 调制模块所输出的特定频率的信号性能指标，验证了所设计的BPM 短波授时信号能够满足信号的格式以及系统的总体设计要求，进而为新一代BPM 短波授时信号模拟器的设计研究和BPM 应用终端开发调试、测试标定提供了坚实的基础.