基于恒模算法降采样频域均衡器实现研究

王再鹏 李长红 鞠诚 张学锋 孙大伟

摘要：为了降低频域均衡与数字信号处理复杂度和功耗，提出一种基于恒模算法頻域更新抽头系数的降采样频域均衡结构。通过对时域更新抽头系数的恒模算法改进为频域更新抽头系数，降低了抽头系数更新计算复杂度。通过正交相移键控传输仿真实验，采用降采样输入序列进行频域均衡，在1.75倍降采样条件下引入0.16 dB信噪比代价的通信传输系统中降低12.5%频域均衡数据处理量，实现低复杂度信号均衡处理。

关键词：频域均衡;数字信号处理;恒模算法;抽头系数;降采样

中图分类号：TN914

文献标志码：A

收稿日期：2020-11-10

基金项目：

国家自然科学基金（批准号：61307050，61701271）资助;山东省自然科学基金（批准号：ZR2016AM27）资助。

通信作者：

李长红，女，博士，副教授，主要研究方向为光子晶体、光信息处理、光通信用器件及高速光纤通信等。E-mail：jiluch@126.com

近年来，相干光通信在提高接收机灵敏度、提高频谱效率、降低信道均衡复杂度以及减轻数字信号处理对传输的损害等方面得到了迅速发展。第五代移动通信（5G）技术的快速发展对相干光通信系统提出了更高的要求，10 Gb/s的网络逐渐升级到基于25 Gb/s，50 Gb/s和100 Gb/s技术的新一代光接入（NGOA）网络，并允许总容量为100 Gb/s或更高[1]，在未来无线光通信传输速率预计呈指数增长。在数字相干光通信系统中，频域信道均衡和数字信号处理（DSP）的复杂度也迎来更高的要求和挑战。基于离散分数阶傅立叶变换（DFRFT）进行低复杂度干扰补偿的正交频分复用（OFDM）系统具有出色的性能[2]。多入多出（MIMO）滤波器结构内置数字仿真器补偿相干光转发器的发射机中偏振相关的损伤具有很好的性能[3]。基于递归数字滤波器（IIR）的相干跳频接收机（CFHR）的误码率（BER）性能与有限脉冲响应滤波器（FIR）相同但具有更低的复杂度和更灵活的现场可编程门阵列（FPGA）实现[4]。基于简化扩展卡尔曼滤波（EKF）的低复杂度、双偏振载波相位恢复算法的复杂度相比经典EKF算法降低了1/3[5] 。基于激光线宽所产生的相位噪声缓变的低复杂度的相位噪声估计方法算法在性能上略优于传统的盲相位搜索（BSP）算法[6]。对于数字信号处理（DSP）的硬件实现，特别是硬件乘法器，需要较高的逻辑元件（LEs）。在相干光通信领域内研究学者研究传输过程中低复杂度算法以降低工程成本。本文针对相干光通信系统中频域均衡部分提出降采样均衡结构，改进恒模算法抽头系数更新计算方法，进一步降低频域均衡复杂度。

1 降采样频域均衡器原理

1.1 降采样频域均衡器配置

基于梯度下降算法[7]的自适应均衡可以通过频域均衡（FDE）实现，FDE并行处理数据，计算复杂度低，处理数据速度快[8]。偏振多路QPSK传输系统中，降采样输入信号经过自适应FDE流程如图1所示，S/P表示串行—并行转换器，P/S表示并行—串行转换器。Modified CMA为抽头系数更新模块。经过4片ADC降采样后的输入序列经过加法器分别组成两路复数降采样输入序列。自适应FDE是基于数据块并行处理数据的，输入序列通过串行—并行（S/P）转换成并行数据进行后续快速傅立叶变换（FFT）。为了实现频域快速线性卷积，采用重叠保存法的自适应FDE实现色散（CD）补偿[9]。相较于重叠相加法，重叠保存法省去最后重叠部分的相加运算，具有更低的复杂度。尽管频域滤波器能够以任意数量的重叠来实现，但当50%重叠时运算效率达到最高。假定处理的数据块长度为2K，利用50%的重叠因子，FFT处理的数据块包括当前块的K个样本和前一个数据块的K个样本。数据块经过IFFT转换到时域后，前K个样本作为循环卷积的结果将被丢弃，只保留后K个数据块作为频域均衡后的输出进行后续处理[10]。

四个频域均衡器通过复数乘法器以2×2的蝶形结构连接。N点的FFT并行处理后的数据分别进行n次频域均衡，以第一个频点为例，频域均衡输出的数据分别为

x′1=x1Hx1_x′1+y1Hy1_x′1（1）

y′1=x1Hx1_y′1+y1Hy1_y′1（2）

频域均衡结束后进行快速傅立叶逆变换（IFFT）将数据由频域变换到时域，由于从采样到频域均衡采用降采样数据进行处理，在进行IFFT将数据由频域变换到时域时，对需要进行IFFT的频域数据进行补零来在时域产生过采样效果。无论在高频或者低频补零，都会使时域采样率增加，根据香农采样定理可知，频谱以采样率为间隔在频域上周期搬移会使高频部分混叠，所以应该在高频部分补零，即在需要进行IFFT的频域数据中间补零。

设为p倍降采样，需要通过IFFT变换到2倍采样便于后续数据处理，IFFT数据补零数为M，根据

pN=2-pM（3）

计算所需补零数量M，对需要进行IFFT的频域数据进行补零在时域产生2倍过采样效果进行后续处理。

1.2 抽头系数更新

由于时域处理数据复杂度高，抽头系数基于时域进行更新的复杂度也随之变高，本文提出了一种基于CMA的频域抽头系数更新方式，降低了更新抽头系数复杂度。

假设N点FFT，采样倍数为p，抽头个数为htap

p=2htap0.5N（4）

可知，降采样倍数受所采用的FFT点数与抽头个数限制。

CMA算法利用PSK调制信号模值不变的原理，通过调整滤波器抽头系数让输出信号模值逼近参考模值。则误差函数

εx=d-X′2（5）

εy=d-Y′2（6）

其中，d为信号的参考模值，对初始降采样数据进行归一化处理，则信号参考模值d=1。

CMA的抽头系数在时域中更新方程为

hx1_x′1=hx1_x′1+μεxX′X（7）

hy1_x′1=hy1_x′1+μεxX′Y（8）

hx1_y′1=hx1_y′1+μεyY′X（9）

hy1_y′1=hy1_y′1+μεyY′Y（10）

其中，μ为步长因子，决定着均衡收敛速度与精度。在抽头系数更新时，需要选最佳采样点进行迭代更新，X′为最佳采样点经过循环卷积与IFFT输出的输出值，X则是对应的最佳采样点输入的复共轭。

将抽头系数更新转换到频域

Hx1_x′1=FFThx1_x′1+μεxX′X（11）

Hy1_x′1=FFThy1_x′1+μεxX′Y（12）

Hx1_y′1=FFThx1_y′1+μεyY′X（13）

Hy1_y′1=FFThy1_y′1+μεyY′Y（14）

由于信号为降采样输入，抽头个数比2倍过采样少，在将抽头系数更新转换到频域后需要进行高频部分补零。补零个数M

M=N-2htap（15）

通过对抽头系数进行FFT运算转换到频域进行抽头系数更新，相较于时域更新抽头系数降低了计算复杂度，虽然频域更新抽头系数时，均衡的收敛速度比较低，但是在实时传输的通信系统中，一次性吞吐数据量大，该缺陷忽略不计。

2 实验验证

为了验证提出的均衡器工作原理，通过Matlab软件进行QPSK传输模拟实验，该实验具有群速度色散（GVD），一阶光纤偏振模色散（PMD）和极化相关损耗（PDL）引起的混合信道失真[11]。实验选择基4的16点FFT，抽头个数为7个，降采样倍数为1.75倍。根据光信噪比（OSNR）代价与采样倍数关系，如图2所示，1.75倍降采样速率条件下引入0.16 dB的OSNR代价，此时通信系统比较稳定。

通过Matlab产生一个32倍过采样输入，经低通滤波器滤波，进行1.75倍降采样处理。对输入信号进行归一化处理，便于后续频域均衡中模值判决[12]。经过串并行转换，进行1.75倍降采样的16点基4FFT。步长因子μ为2-10，假设信号通过100 km长的标准单模光纤，将混合通道失真设置为1 600 ps/nm GVD，20 ps差分群时延（DGD）和3 dB PDL，针对每个偏振态的104个符号测量BER特性如图3所示。可知，1.75倍降采样自适应FDE性能和2倍过采样FDE相同，两个偏振态BER性能差异源自于可见光衰减器（VOA）衰减的一个偏振分量生成的PDL。实验证明所提出的低复杂度1.75倍降采样频域均衡结构性能与传统2倍过采样系统BER相近，但降低计算的复杂度。

3 复杂度分析

对于数字信号处理（DSP），有ASIC或者FPGA两种实现方式[13]，但是ASIC相较于FPGA，研发耗时长，研发成本高，显然FPGA更具有优势[14]。在FPGA中实现数字信号处理（DSP）算法的功耗和逻辑单元（LEs），乘法器的计算复杂度要比加法器高很多[15]。本文提出的1.75倍降采样频域均衡器，与传统2倍过采样系统相比，通过降低采样率，所需处理的数据量降低了12.5%，减少了系统需要处理的数据量，降低了运算复杂度。

分析时，取N=16，分析频域均衡中基2、基4两种快速傅立叶变换（FFT）算法的复杂度。FFT利用相位因子的对称性和周期性降低算法运算的复杂度，旋转因子ωN

ωN=e-j2πN（16）

对称性

ωk+N2N=-ωkN（17）

周期性

ωk+NN=ωkN（18）

根据旋转因子ωN的对称性和周期性，分析得知ωN存在快速运算。分析如下（以下均为实数）

ω016=1（19）

ω416=-j（20）

其中，ω016与ω416旋转因子运算时不消耗逻辑资源。

ω216=1-jsqrt2（21）

ω616=-1-jsqrt2（22）

運算过程为

x+yjω216=x+y+-x+yjjsqrt2（23）

x+yjω616=-x+y--x+yjjsqrt2（24）

由式（21）、（22）可以得到ω016和ω616运算复杂度相同，均实现了两个实数加法器和两个实常数乘法器功能。其他旋转因子ωother16=m+nj 其运算过程为

x+yjωother16=xm-yn+xn-ymj（25）

可知，ωother16运算结果实现了两个实数加法器和四个实常数乘法器。

根据上述推导分析FFT计算原理，得到FFT复杂度分析，加法器和乘法器均为实数范围内的加法器与乘法器（见表1）。在16点的FFT算法中，基4的FFT比基2的FFT无论是加法器还是乘法器都要少。因此基4的FFT算法与基2的FFT算法相比而言具有更低的复杂度，FPGA的硬件逻辑资源消耗也要少。所提出的低复杂度的1.75倍降采样输入的频域均衡算法与传统两倍过采的方式降低算法的复杂度。

4 结论

在相干光通信系统中，本文提出1.75倍降采样输入的频域均衡器，基于时域的CMA算法改进到频域更新抽头系数。相较于传统2倍过采样输入均衡器，通过所提出的更新算法，进一步降低频域均衡部分的复杂度。本文研究具有一定的局限性，下一步研究开展重点关注不同降采样输入对均衡效果以及均衡收敛速度的影响，针对不同收敛速度和均衡效果需求调整适合的降采样倍数输入达到最佳效果。

参考文献

[1]ALTABA J A， GALLARDO O， VALDECASA G S， et al. Low-complexity quasi-coherent reception for 100 Gb/s NGOA[C]// 2020 IEEE photonics society summer topicals meeting series （SUM）， Cabo San Lucas， 2020：1-2.

[2]TRIVEDI V K， KUMAR P. Low complexity interference compensation for DFRFT-based OFDM system with CFO[J]. IET Communications， 2020，14（3）：2270-2281.

[3]ABDO A， D'AMOURS C. Digital polarization impairments emulator for built-in testing of coherent optical receivers[C]// 2020 Photonics North （PN）， Niagara Falls， 2020.

[4]MA X， YANG X， JIN X， et al. A digital coherent frequency hopping anti-jamming receiver based on IIR[C]//2020 IEEE 4th Information Technology， Networking， Electronic and Automation Control Conference （ITNEC）， Chongqing， 2020： 458-463.

[5]方惠蓉.FPGA在無线图像采集传输系统中的应用设计[J].青岛大学学报（自然科学版），2018，31（1）：123-127.

[6]周志立，詹宜巨，蔡庆玲.光通信系统中低计算复杂度的载波相位估计方法[J].光学学报，2018，38（12）：70-76.

[7]徐瑞杰，张淋，陈宇.基于深度学习构建时序基因调控网络[J].青岛大学学报（自然科学版），2020，33（4）：24-30.

[8]刘金铭，于淏岿，冯超南，等.基于梯度提升回归树的症状自评量表（SCL-90）简化[J].青岛大学学报（自然科学版），2020，33（2）：32-37.

[9]ZHANG M， BIE Z S. Research on single carrier frequency domain equalization system based on FQPSK modulation[C]// 4th Annual International Conference on Wireless Communication and Sensor Network （WCSN）， Wuhan， 2018，17： 03012.

[10] FARUK M S， KIKUCHI K. Adaptive frequency-domain equalization in digital coherent optical receivers[J]. Optics Express， 2011， 19（13）：12789-12798.

[11] JU C， LIU N， CHEN X. SSBI mitigation in A-RF-tone-based VSSB-OFDM system with a frequency-domain volterra series equalizer[J]. Journal of Lightwave Technology， 2015， 33（23）： 4997-5006.

[12] 周娴. 100Gbps PM-（D）QPSK相干光传输系统DSP算法研究[D].北京：北京邮电大学，2011.

[13] 田超，范延滨.基于FPGA的一种μC/OS-Ⅱ的任务控制机制的设计[J].青岛大学学报（自然科学版），2019，32（2）：48-54.

[14] JU C， LIU N， LI C， et al. Low-complexity blind in-phase/quadrature imbalance compensation and field-programmable gate array realization for coherent receivers[J]. Optical Engineering， 2018， 57（11）：116101.1-116101.5.

[15] SAIFUDDIN， MD F， KIKUCHI K. Adaptive frequency-domain equalization in digital coherent optical receivers[J]. Optics Express， 2011， 19（13）：12789-98.

Research on the Realization of Frequency Domain

Equalizer Based on Constant Modulus Algorithm

WANG Zai-peng， LI Chang-hong， JU Cheng，

ZHANG Xue-feng， SUN Da-wei

（School of Electronic Information， Qingdao University， Qingdao 266071， China）

Abstract：

It was proposed an equalization sinccture for down-sampling frequency domain.It was based on constant modulus algorithm to update tap coefficients in frequency domain. It was proposed to reduce the complexity and power consumption of frequency domain equalization and digital signal processing. By improving the constant modulus algorithm of the time domain tap coefficient to the frequency domain tap coefficient， the computational complexity of tap coefficient update is reduced. At the same time， the input sequence of downsampling is used for frequency domain equalization， and 12.5% data processing capacity is reduced in the communication transmission system with 0.16dB SNR cost under the condition of 1.75-fold downsampling. Finally， the feasibility of the proposed down-sampling frequency domain equalization structure is verified by the simulation experiment of forward phase shift keying transmission.

Keywords：

frequency domain equalization; digital signal processing; constant modulus algorithm; tap coefficient; drop the sampling