关于分离时序电路的逻辑设计关键技术探讨

陈艳 李文娟

摘要：分离时序电路是指飞行器进行头体分离、级间分离等操作时，起爆火工品。相对于人工控制来说，分离时序电路不但使控制手段自动化得以实现，还使起爆时间精度明显提高。相关工作人员采用存储电路记录关键信号相关时间参数，并有效的分析时间参数，对系统正常运行情况、流程进行状态给予判断。同时，因为电路中存在多种输入信号，但上述信号会由于多种干扰出现问题，为了确保控制核心内可输入正确的信号，促进逻辑正确运行得到有效控制，需要完善分离时序电路的逻辑设计关键技术。本文重点分析分离时序电路逻辑设计关键技术。

关键词：分析时序电路；逻辑设计；关键技术

一、前言

分离时序电路关键控制逻辑主要是能将反馈信号实时监测，并对控制信号作输出处理，对相关关键触发信号作一定的存储、接收操作，从而出现针对性的分离时序，并根据时序而产生火工品的点火信号[1]。采用与相关设备相互连接的方式，模拟实际操作的过程，并存储关键信号的相关时间参数，对波形图以及原始数据作分析，具有可靠性高、运行稳定、电路精度高等优势。目前，分离时序电力已经开始大范围的投入使用，可发挥极大的应用价值以及较高的可靠性。因此，重视分析分离时序电力逻辑设计关键技术的工作，对进一步扩大其使用范围、提高其运行可靠性具有非常重要的意义。

二、制定设计方案

分离时序电路主要是由八路信号输出、六路信号输入等构成，分别采用光电隔离电路在系统中输入反馈信号以及控制按键信号，输出信号经过针对性的火工品保险开关以及多路固态继电器后对起爆火工品工作可以起到控制的效果。分离时序电路的控制按键可以作出不同控制信号以及流程启动信号等操作，通过多种类型的工作模式控制模式选择开关，并利用反馈信号对相关的分离时序进行触发，而关键信号时间参数的存储工作主要是通过存储模块来完成。分离时序电路的系统核心以FPGA芯片为主，对于反馈信号以及控制信号能可靠的接受，并作出针对性的分离时序，对多路固态继电器闭合以及断开可起到控制的作用。点火电路控制核心是采用单片机为主，FPGA芯片应用的优势较为明显，其含有数百个I/0口，为连接外设提供方便，有利于大规模系统的实现。FPGA芯片数据处理以及应用工作能通过并行多通道外处理，相对于单片机来说，其处理速度相对较快，具有时序实现能力强、组合逻辑能力强等基本优势，有利于及时判断输入的信号[2]。

三、分离时序电路关键控制逻辑设计关键要点

（一）设计总体控制流程图

分离时序电路关键控制逻辑设计主要分成模式Ⅰ、模式Ⅱ等两种不同的方式，能利用模式对开关选取进行选择，模式Ⅰ可促进单独控制各阶段信号得到实现，在按下控制按键之后，对相关控制指令进行观察，且严格观察反馈信号指示灯熄灭或者点亮的情况，为全面检测不同阶段运行的实际情况提供便利。模式Ⅱ属于总体控制流程，将按钮按下启动之后，可输出信号对模式进行判断，在完成阶段之后给出点火指令。一旦按钮按下启动，则将时统零点输出，将指令1发出，直接与反馈1信号相互接受，对反馈2信号进行检测，判断其正常性。通常在确定反馈2信号正常状态后，便将指令2信号发挥，再继续对反馈2信号进行检测，确定正常后，可以将启动指令发出。

（二）时间参数的存储控制

分离时序电路运行过程中利用存储电路记录关键信号的时间参数有着非常重要的意义，相关工作人员根据分析时间参数的实际情况，对流程运行的实际情况进行判断，为判断系统正常运行状态提供依据。同时，对时间参数进行严格记录，为事后分析提供便利，从根本上促进电路可靠性明显提高。分离时序电路主要是通过SAMSUNG公司生产的存储芯片，该芯片的优势为可边擦边写，并能高速、大容量的存储，内存列阵的组成部分主要以64B备用存储区、2kB主存储区域为主。当读写控制命令显示“0”时，可以通过Flash将相关数据写入，当读写控制命令显示“1”时，则可以通过Flash将相关数据读出，不管是读或者写，均要开展无效块检验，并对各块第1、第2页中2048列地址进行检验，观察其是否FFh，如果显示“否”，则表示为无效快。同时，K9F1G08UOA为大容量内存，其内存为128M，对于流程中的时间参数可多次记录，为读取提供便利。记录时间参数的流程为：将关键信号启动之后，则会清零计数器，并对是否按下启动按钮进行检测。若按下按钮时存在输出，时统信号则作为相关标准。自动开始计时计数器后，一旦发现关键信号下降的情况，需要对重要时间参数进行重新记录。Flash存储的数据以FF FF00 00 作为帧头，并在不同关键时间信号方面标记69、5A、4B、3C、2D等相关数据，因为Flash采用页作为单位作编程操作，容量为2kB/页，若该系统中存储的数据量较小，且不能达到一页容量的需求时，则通过“55 55……”补齐，为Flash正常编程提供保障。

（三）试验结果

分離时序电路在完成设计后采用与等效器连接完成实际操作过程的模拟工作，并存储关键信号的相关参数，利用上位机软件将波形图以及原始数据打开。波形图的单位为ms，并精确到小数点后两位，将各关键信号降低的重要时间参数准确的记录，并采用波形的方式进行直观的表示，为对比分析提供便利[3]。

四、结束语

综上所述，通过分析分离时序电路软件逻辑设计中应用的关键技术，并详细介绍控制逻辑中存储时间参数的相关流程，为电路运行的可靠性提供保障。因此，需要完善分离时序电路逻辑设计工作，使逻辑设计存储时间参数操作能够具有准确性强、实时性高等基本特征，并发挥性能稳定、可靠性高等优势，为可靠运行分离时序电路提供保障。

参考文献：

[1]甄国涌，张蔚云，李圣昆，郑永秋.基于分离时序电路的逻辑设计关键技术研究[J].科学技术与工程，2014，v.14；No.294（05）：255-260.

[2]张蔚云，甄国涌，郑永秋，李圣昆.基于FPGA的分离时序电路的可靠性设计[J].计算机测量与控制，2013，v.21；No.178（07）：1889-1891.

[3]杜志，甄国涌，董小娜.点火控制器的安全性及可靠性设计[J].计算机测量与控制，2013，v.21；No.172（01）：168-170.