高速DSP系统PCB的电磁兼容设计研究*

赵 娜,杨 楠,陶 灿,张 辉

(1 中国兵器工业第203研究所,西安 710065;2 陆航驻西安地区军代室,西安 710065)



高速DSP系统PCB的电磁兼容设计研究*

赵 娜1,杨 楠1,陶 灿1,张 辉2

(1 中国兵器工业第203研究所,西安 710065;2 陆航驻西安地区军代室,西安 710065)

为了提高DSP系统PCB的电磁兼容性,文中通过对DSP系统中的电磁干扰形成情况进行分析,确定了DSP系统PCB中电磁干扰形成的主要原因及传播途径。并根据DSP系统的设计特点,通过对PCB板层设计、元件布局设计、布线设计等方面进行分析,提出有效降低DSP系统干扰、提高电磁兼容性的相关措施。文中所提出的设计方法提高了高速电路设计的有效性和可靠性,可为高速DSP系统PCB设计提供有效的技术参考。

DSP;PCB板;电磁兼容;电磁干扰

0 引言

近年来,随着电子产品技术的不断发展,DSP(digital signal processing)处理系统以其强大的计算能力和大规模集成性被越来越广泛的应用。目前的DSP系统中,工作频率一般可达上百兆赫兹,PCB密度也越来越高,外部设备的电磁辐射以及来自内部元器件之间的相互干扰已严重威胁其工作的稳定性、可靠性和安全性,电磁兼容已经成为制约电子设备技术发展的关键因素之一。

电磁兼容设计的介入时间越早,其花费成本就越低[1]。在PCB设计时期采用良好的电磁兼容设计可以有效减少电磁干扰的影响,在不增加额外费用的情况下提高PCB板的稳定性与可靠性,避免后期电磁兼容试验时出现问题而带来的返工和损失。因此,研究高速DSP系统PCB的电磁兼容问题具有迫切需求,尤其在军工产品研制中具有重要意义。

1 DSP系统电磁干扰形成分析

电磁兼容性(electromagnetic compatibility)是指设备或系统在电磁环境中正常工作且不对该环境中任何事物产生不可承受的电磁干扰的能力[2]。

构成系统电磁干扰的三要素为电磁干扰源、耦合途径和敏感设备,干扰模型[5]如图1所示。

图1 干扰模型

从图1可以看出,屏蔽电磁干扰源的辐射、切断或抑制耦合路径、提高敏感设备抗干扰能力是提高电磁兼容性最主要的手段。

在DSP系统PCB设计中,电磁干扰源主要有3种:

1)电源线:电源是DSP电路的主要干扰源之一,电源在向DSP和其它电路供电的同时,也会通过电源线将噪声干扰加到电路中;

2)高频信号线:高频信号传输线、时钟信号线、通讯线、地址线及数据线等导线中的电流会随着数据变化而变化,从而产生变化的电磁场,对临近线路信号产生串扰;

3)时钟电路:时钟电路为DSP系统的时钟输入源。由于时钟电路输出频率一般都在10 MHz以上,走线太长将导致时钟信号容易受到外部干扰,严重时会导致系统无法正常工作。

以下主要通过PCB板层、元器件布局以及布线等方面的设计来降低高速DSP系统的电磁干扰。

2 DSP系统PCB的电磁兼容设计方法

2.1 PCB板层设计

PCB设计之前,首先应确定PCB布线层数、层定义,并对PCB信号线进行阻抗控制。目前,高密度布线、高集成度芯片的高速数字电路一般采用4层或4层以上的多层板,多层板是解决线路上电磁兼容问题的一个有效方法[3]。合理的PCB板层设计可以有效减小PCB板尺寸,降低电源线和地线噪声电压、降低辐射,使电路传输阻抗趋于稳定,减小高速信号的失真,但过多的板层数也会导致制造工艺的复杂化,制造成本也会增加,设计中需根据实际情况综合考虑确定。

多层板进行层定义时,一般遵循以下原则:设置专门的电源层和地线层,可以有效抑制PCB板固有的共模干扰,减小高频电源的分布电阻;一般地线层应紧贴电源层设置,电源层和地线层之间的分布电容能为电源提供高频去耦,从而减少电源线上的噪声电压,同时地线层还对电源层上分布的辐射电流起到屏蔽作用;布线层尽量与地线层或电源层相邻,可以使所有信号环路的面积最小;在布线层数较多时,最好设置多个地线层。依据以上设计原则,文中给出如表1所示的常用叠层设计参考层定义[4]。

对于复杂DSP系统常用的8层和10层PCB板,表1中所建议的层定义电磁兼容性能最好。其中,10层PCB板定义中S4层对电源噪声较敏感,要在布线时予以考虑。

表1 叠层设计的参考层定义

2.2 DSP系统元器件布局

元器件布局不仅会影响电气连线的布通率,而且还会影响PCB的电磁兼容性及整个产品的功能与性能。首先应对元器件进行分组,较优的一种方法是按所用的电源电压进行分组,再根据同种电压元器件的数字、模拟类型进行分组。按电源电压、数字及模拟电路分组后可进一步根据电路速度、电流大小不同进行再分组。

布局时一般应注意:DSP、CPLD、FPGA、SRAM和FLASH等属于高速器件,若与连接器之间没有直接信号交互,应安排远离连接器,连接器应布于PCB板一侧,以减小干扰;尽可能缩短时钟线、数据线和地址线等高速信号线长度;模拟地和数字地、模拟电源和数字电源需分开,不能混用,条件允许时应在不同层内对数字电路和模拟电路进行布局,在同一层布局时需采用开沟、加宽地线等隔离措施,使相互间的信号耦合为最小;抑制干扰的滤波器应尽可能靠近电磁干扰源。

2.3 PCB布线

PCB板布线的总原则是:先布时钟、敏感信号线,再布高速信号线,最后考虑低速信号线。具体实施过程需主要考虑以下问题:

1)选择合理的导线宽度

PCB印制线的载流能力取决于线宽、线厚(铜箔厚度)、容许温升。铜箔厚度为典型值35 μm时,电流与设计线宽的经验关系如表2所示。

表2 电流与线宽的关系

对于电源和点火等大电流信号,必须采用足够粗的导线宽度,否则可能导致PCB板烧毁。对于数字电路,通常选用0.2～0.3 mm左右的线宽,应根据PCB整体情况进行确定。

2)过孔设计

PCB走线中的过孔具有容性、感性,会影响通过信号的电磁兼容性。

过孔寄生电容C(单位pF)可通过下式[5]计算:

(1)

其中:D2为参考平面上的电气间隙孔径;D1为过孔周围的焊盘直径;T为PCB板的厚度;εr为介质的相对介电常数。

从式(1)可以看出,过孔寄生电容和过孔尺寸成正比例关系。由于寄生电容的充放电,过孔电容会产生电压突降和电压尖峰,从而减缓信号边沿上升或下降速度。因此,对于DSP系统中高频信号连接的过孔,应该在制造工艺和成本允许范围内尽可能小。

过孔的寄生电感可通过下式[5]计算:

(2)

其中:L为过孔电感;h为过孔长度;d为过孔直径。

由于过孔电感会抑制电流流过,影响旁路电容从电源或地平面滤除噪声的功能,所以旁路和去耦电容的过孔应尽可能短,使电感值最小。

3)高频时钟信号的走线

在DSP系统PCB布线设计中,高速时钟信号线优先级最高。高频时钟信号布线应尽量短,保证信号不失真,且布线最好与地线层相邻。尽量对高速时钟信号使用地线夹道屏蔽护送,将其干扰进一步减小,如时钟信号线宽10 mil,护送地线至少需要2倍线宽,地线两端须通过过孔与地线层良好接触,如护送地线过长时,每5 cm需由过孔与地层可靠连接。另外,时钟发送端需串接22～220 Ω阻尼电阻。

外部时钟尽量选用较低频器件。因为目前大多数DSP处理器芯片都可以提供内部锁相环倍频技术,通过设置内部寄存器获得倍频频率,因此,为减小高频时钟信号干扰,尽可能选用满足系统要求的低频时钟器件。例如TMS320C6713系列器件内部锁相环可以最高实现25倍频,内部时钟频率可达200 MHz以上,因此,在PLL选取8倍频的情况下,外部时钟频率选用20 MHz就可以获得160 MHz的内部时钟频率。

4)电源去耦

在每个集成电路电源输入端和地之间都需要安装去耦电容。去耦电容应尽可能靠近电源引脚安装,以更好的滤除集成电路开关噪声。去耦电容可以为集成电路进行蓄能,也可以旁路掉该器件的高频噪声。电容太大不能保证电容提供高频电流的能力,电容过小又不能有效消除电源线上的噪声。通常,电容容量C(F)可通过以下式计算:

(3)

式中:dV(V)表示在dt(s)时间内,由瞬变电流dI(A)造成的电压瞬间跌落。通常去耦电容选用经验值0.1 μF。

5)布线中的一些基本原则

在高速PCB布线中,还需注意以下基本设计原则:

a)相邻层走线采用“井”字形网状结构,即走线方向相互垂直,以避免平行走线导致的耦合。

b)减少导线弯折,避免锐角走线。为防止特性阻抗发生变化,信号线拐角应设计成圆弧形或45°折线。

c)尽量保证电源层或地线的完整性。在剩余少数信号线没有布完、再多加层数就会造成浪费的情况下,才考虑在电源层或地线层上布线,必须要布线时,首先应考虑电源层,其次才是地层,尽可能保留地层完整性。

d)高速信号线布在紧贴地线层的信号层上,而不是电源层。当高频信号线贴近地线层时,高频干扰信号就能迅速通过地线层释放,而如果高速信号线贴近电源层,将跟随电源信号影响其他电路的正常工作。

e)对时钟走线、差分对走线、复位信号走线等高速信号线强制使用3W原则:走线间距必须是线宽的3倍。使用3W原则后,信号线间产生串扰的概率就降低为25%[6]。

f)将敏感高频走线布在远离高噪声电源线的地方以减少相互间的耦合,高频数字电路走线要尽量短。

g)地址线或数据线走线长度差异不宜太大,否则短线部分要人为布蛇行线等弯线进行补偿。

h)电路输入、输出端连接的印制线应尽量避免相邻且平行,以免发生反馈。若条件允许,应在相邻平行导线间加接地线进行隔离。

以上原则应根据DSP系统PCB设计的基本情况灵活应用。

3 结论

文中对高速DSP系统的电磁干扰进行分析,通过对PCB设计中的板层布置、元器件布局以及布线等方面的设计来降低高速DSP系统中的干扰,达到提高电磁兼容性的目的。文中提出的设计方法有利于提高DSP系统PCB的电磁兼容特性。在实际设计中,通常还需要综合考虑反射噪声、辐射发射噪声、地线、电源以及其他工艺技术问题引起的干扰,采用合理的抗电磁干扰措施,设计出具有良好电磁兼容性能的PCB板。

[1] 李勃, 黄大庆, 谢求成. 质量控制管理在无人机电磁兼容性设计中的应用 [J]. 华中科技大学学报, 2009, 37(4): 93-96.

[2] 吕文红, 郭银景, 唐富华. 电磁兼容原理及应用教程 [M]. 北京: 清华大学出版社, 2008: 7-11.

[3] 李延庆, 马勇. 浅谈PCB设计中的电磁兼容问题 [J]. 汽车实用技术, 2014(11): 1-3.

[4] 金丽君, 顾冬霞. 电磁兼容技术在印制电路板设计中的应用 [J]. 中国科技信息, 2010(20): 145-147.

[5] 江思敏. PCB和电磁兼容设计 [M]. 北京: 机械工业出版社, 2006: 3-5, 203-204.

[6] 张燕燕. 高速DSP的电磁兼容设计研究 [J]. 现代电子技术, 2008(18): 174-177.

Study on Electromagnetic Compatibility in PCB of High Speed DSP

ZHAO Na1,YANG Nan1,TAO Can1,ZHANG Hui2

(1 No.203 Research Institute of China Ordnance Industries, Xi’an 710065, China;2 Military Representative Office of Army Aviation in No.203 Institute, Xi’an 710065, China)

In order to improve electromagnetic compatibility in PCB of high-speed digital signal processing (DSP) system, electromagnetic interference of the DSP system was analyzed to verify its main causes and approaches of electromagnetic propagation. Based on features of DSP system design, the related methods including multilayer design, components distribution and PCB routing were proposed to reduce system interferences and improve electromagnetic compatibility effectively, The proposed methods can facilitate both effectiveness and robustness of high-speed circuits design, providing effective reference to PCB design of high-speed DSP systems.

digital signal processing; printed circuit board; electromagnetic compatibility; electromagnetic interference

2015-11-23

赵娜(1981-),女,陕西合阳人,工程师,硕士,研究方向:电子工程设计。

TN41

A