组合逻辑电路教学的探讨

耿奎

【摘 要】职业院校随着教材的改革，对部分教材处理过于简化，会使学生在学习过程中产生疑惑。在数字电子技术中，通过三人表决器、判奇电路的设计、组合，加深对加法器内部电路工作原理的理解和掌握，对其他组合逻辑电路的学习起到引领作用。

【关键词】组合逻辑电路 三人表决器 判奇电路 加法器

目前，职业院校教学逐步向一体化教学转变，教材也在向实作倾斜，但是过于粗线条的知识点，对学生理解掌握知识会造成一定的困难。比如在数字电子技术教材中，组合逻辑电路强调集成块的功能，应用过多，学生对组合逻辑电路的电路结构比较模糊，存在着“这些集成块为什么会这样工作”的疑问。结合逻辑电路的基础知识，按照模块化的教学思维，以组合逻辑中加法器的设计为载体，按照“讲、学、练”顺序组织课堂，会有比较好的教学效果。

一、以讲为主，设计三人表决器

1.变量赋值：A、B、C=0 表示不同意 Y=0 灯不亮

A、B、C=1 表示同意 Y=0 灯亮

2.根据逻辑要求写出真值表：见表1。

3.

4.

5.根据逻辑表达式画出逻辑电路图：见图1。

二、以学为主，自主设计判奇电路

1.变量赋值：A、B、C=0 输入状态为0 Y=0 输入偶数 个1

A、B、C=1 输入状态为1 Y=1 输入奇数

个1

2.根据逻辑要求写出真值表：见表2。

3.根据真值表得出逻辑表达式：（可用卡诺图判断为最简与或式）

4.根据逻辑表达式画出逻辑电路图：见图2。

三、讲练结合，设计全加器

1.变量赋值：Ai、Bi数为A、B的i位、Ci-1为i-1位进位、Si为相加本位所得，Ci为本位进位。

2.根据逻辑要求写出真值表：见表3。

3.根据真值表得出逻辑表达式：

4.根据逻辑表达式和真值表可以分析出：全加器的内部电路其实就可以由三人表决器和判奇电路的组合而成，两电路采用相同输入端，A、B作为两数i位数值，C作为i-1位进位，而三人表决器输出端作为Ci本位进位，判奇电路输出作为Si为相加本位所得。

通过对全加器电路的设计，学生不仅仅能加深对逻辑电路基础知识的理解，而且对加法器的内部工作也有了比较清晰的理解和认识，对其他组合逻辑电路的学习起到了引导的效果，在其他组合逻辑电路的学习中能自我分析电路的组成和功能，起到事半功倍的效果。