MOSFET器件热载流子效应SPICE模型

戴佼容 刘斯扬 张春伟 孙陈超 孙伟锋

(东南大学国家专用集成电路系统工程技术研究中心, 南京 210096)

MOSFET器件热载流子效应SPICE模型

戴佼容 刘斯扬 张春伟 孙陈超 孙伟锋

(东南大学国家专用集成电路系统工程技术研究中心, 南京 210096)

为了预测MOSFET器件在热载流子效应影响下的退化情况,建立了一套描述MOSFET器件热载流子效应的可靠性SPICE模型.首先,改进了BSIM3v3模型中的衬底电流模型,将拟合的精确度提高到95%以上.然后,以Hu模型为主要理论依据,结合BSIM3v3模型中各参数的物理意义及其受热载流子效应影响的物理机理,建立了器件各电学参数在直流应力下的退化模型.最后,依据准静态方法将该模型应用于热载流子交流退化模型中.实验数据显示,直流和交流退化模型的仿真结果与实测结果的均方根误差分别为3.8%和4.5%.该模型能准确反映MOSFET器件应力下电学参数的退化情况,且为包含MOSFET器件的电路的性能退化研究提供了模拟依据.

MOSFET;热载流子效应;退化

随着VLSI超大规模集成电路向深亚微米方向发展,器件沟道长度、结深和栅氧厚度等结构参数不断减小,但同时电源电压并未能随之等比减小,从而导致沟道区的横向和纵向电场显著增强,器件热载流子效应更加明显[1-2],电学特性(如阈值电压Vth、导通电阻Ron及饱和器件电流Idsat等)的退化更加严重.热载流子效应严重影响了深亚微米尺寸器件的可靠性和寿命,已经成为当今集成电路进一步往小尺寸发展的瓶颈.目前,已有大量关于MOSFET器件热载流子效应退化机理的研究[3-4],但对于能够描述MOSFET器件热载流子可靠性的SPICE模型涉及较少.实际上,SPICE模型是工艺代工厂和电路设计者之间的桥梁;基于MOSFET器件的SPICE模型,可以通过仿真手段来预测器件电学参数的变化,从而提前估算器件及相关集成电路的寿命.

本文建立了一套热载流子退化的交直流可靠性SPICE模型.该模型可以准确反应MOSFET器件在不同直流及交流应力下工作一段时间后的电学特性退化状况,精确度在95%以上.此外,该模型还可进一步用于模拟包含MOSFET器件的电路的工作性能,从而为电路设计者提供更多的参考和指导.

1 MOSFET热载流子效应基本原理

热载流子效应导致的MOSFET器件退化机理为:沟道中由碰撞电离产生的热载流子打断了Si—H键,形成界面态.这些界面态一方面可以俘获电荷,对器件的阈值产生影响;另一方面会增加载流子散射概率,影响载流子的迁移率,从而导致器件导通电阻及饱和电流等参数退化[5-8].

根据Hu模型理论,可以得出MOSFET器件由热载流子效应导致的界面态的产生量为[9]

(1)

式中,C为界面态产生量的常数项系数;Ids为应力下器件的漏源电流;Isub为应力下器件的衬底电流;H为模型的修正参数;W为器件的宽度;ψit为电子产生界面陷阱所需的最小能量;ψi为电子产生碰撞电离所需的最小能量,一般为1～3 eV;t为应力时间;Nit为界面态产生量随时间变化的指数项系数.

在Hu模型理论中,计算器件参数的退化量时以Isub作为监测量.因此,本文首先需要建立准确的衬底电流模型;然后,根据Hu模型理论,在BSIM3v3模型的基础上建立热载流子退化的交直流可靠性模型;最后,依据一系列交直流应力退化数据来验证模型的精确度.

2 衬底电流的建模

由式(1)可知,对于MOSFET器件,由热载流子效应引起的退化程度与衬底电流密切相关.建立一个准确的衬底电流模型对于可靠性SPICE建模至关重要.在BSIM3v3模型中,衬底电流Isub的模型公式如下:

(2)

式中,∂0,∂1,β0均为与器件工艺、结构相关的常数;Leff为沟道的有效夹断长度;Vds为漏源电压;Rds为等效漏源电阻;Idso为漏端电流;Va为与饱和漏电压有关的参数;Vdseff为饱和漏电压,与偏置电压相关,可以通过BSIM3v3模型提供的计算公式来确定.

式(2)给出的模型在计算Isub时无法很好地拟合所有条件,这是因为参数Leff并不是一个常数,而是与栅漏电压Vgd相关的,同时Vds-Vdseff与Isub呈指数关系,其计算误差会对衬底电流的计算带来较大影响.基于该公式的计算结果与实测数据的拟合情况如图1(a)所示.可以看出,拟合误差较大.

(a) BSIM3v3模型自带的Isub公式

(b) 修正后的Isub公式

本文根据Leff,Isub与Vgd的关系,得到如下的电压拟合关系式:

Leff=Ic0+Ic1(Vds-(Vgs-Vth0))+

Ic2(Vds-(Vgs-Vth0))2

(3)

(4)

T2=Vds-ηVdseff

(5)

(6)

式中,Vgs为栅源电压;Vth0为器件的阈值电压;Idsat为器件的饱和电流;Ic0,Ic1,Ic2为与漏源、栅源电压相关的参数;Ic3为常数项修正系数;Ic4,Ic5分别为与漏源电压相关的一阶、二阶系数;Ic6,Ic7分别为与栅源电压相关的一阶、二阶系数;Ic8为与漏源电压、栅源电压乘积相关的修正系数;η为Vdseff的修正系数,取值范围为[0,1].

通过改变式(3)～(6)中的可调节参数,可以拟合出退化后器件的Isub退化曲线;根据多组不同偏置条件下Isub的测试数据,即可求解出Ic0～Ic8.

基于修正Isub公式的计算值与测试值的拟合情况见图1(b).由图可知,此计算值与测试值更为接近，二者的均方根误差为2.7%，拟合的精确度达到95%以上.

3 器件的交流及直流可靠性建模

3.1 直流应力建模

器件退化是由界面态的产生引起的.因此,BSIM3v3模型中考虑热载流子效应的影响时,需根据式(1),对器件性能影响较大的参数进行修正.此处需要修正的参数包括:与沟长相关的体电荷参数a0、与栅压有关的体电荷参数ags、基本迁移率参数u0、与Vgs相关载流子迁移率一次系数ua、与阈值电压相关的参数vth以及载流子饱和速度vsat.

依据Hu模型理论,修正参数表达式如下:

(7)

(8)

(9)

(10)

(11)

(12)

式中,a0c1,agsc1,u0c1,uac1,vsatc1,vthc1分别为与a0,ags,u0,ua,vsat,vth这5个参数相关的可靠性系数;a0nit,agsnit,u0nit,uanit,vsatnit,vthnit分别为与上述5个参数相关的物理参数;a0mit,agsmit,u0mit,uamit,vsatmit,vthmit分别为与上述5个参数相关的界面态产生量随时间变化的指数项系数.

当器件发生退化时,利用式(7)～(12)便可计算出MOSFET在不同应力时间下的退化量.

3.2 交流应力建模

MOSFET器件通常工作在交流应力下.因此,交流建模对于研究实际工作时器件及电路的退化情况意义重大.本文采用了准静态的建模思想[10-11],即将交流应力分为许多小的时间段,每个时间段内的应力可近似为静态的,然后将每个时间段内的退化量叠加在一起以计算出总的退化量.

该算法可用简化的Hu模型表达式说明,即

(13)

如图2所示,Vg为栅端电压,Δt为时间的采样间隔,且t2-t1=t3-t2=t4-t3=Δt.在t1～t2时间内,MOS器件的退化量按曲线1计算;t2～t3时间内,MOS器件的退化量按曲线2计算,但由于器件本身已存在退化量D1,故此时器件的退化过程应为:沿曲线2,从D=D1处开始,经过时间Δt后,退化量变为D2.将曲线2平移到曲线4处,所得曲线即为器件在t2～t3时间内的退化趋势.依此类推,在每个采样间隔Δt内进行直流近似计算,得到退化量,依次叠加,便可计算出总时间内的退化量.

(a) 不同采样间隔下的栅压示意图

(b) 器件在不同Vgs下的退化曲线

4 模型参数的提取

利用0.35 μm SOI工艺,制备MOSFET器件.器件栅氧化层厚度Tox=25 nm,W/Leff=20/0.35,测试温度T=25 ℃.

使用半导体参数测试仪4200对样片进行数据采集,运用最小二乘法并借助提模软件MBP完成对模型参数的提取.衬底电流参数为:Ic1=-7.654×10-5,Ic2=-3.377×10-3,Ic3=1.117,Ic4=-2.258×10-2,Ic5=0.017,Ic6=-5.179×10-3,Ic7=-5.926×10-4,Ic8=-2.56×10-2.可靠性模型参数为:a0c1=0.297,a0mit=3,a0nit=0.16,agsc1=6×10-4,agsmit=0.976,agsnit=0.039,u0c1=0.022,u0mit=5.5,u0nit=0.067,uac1=7.1×10-10,uamit=3,uanit=0.317,vsatc1=529.9,vsatmit=6.963,vthc1=3.4,vthmit=0.018,vthnit=0.133.

5 模型验证

5.1 直流模型验证

图3为提模软件MBP中直流应力下模型计算值与测试值的拟合结果.由图可见,在不同的直流应力下,2×104s后,相比无可靠性模型的模型计算值,基于可靠性模型的模型计算值与测试值更为接近.基于本文方法所建立的直流模型的模型计算值与测试值之间的均方根误差为3.8%,可见该模型能准确反映MOSFET器件的热载流子退化特性.

5.2 交流模型验证

交流模型验证的应力条件为:Vds=6 V,Vs=Vb=0 V(Vs,Vb分别为器件的漏端电压和衬底电压),Vgs表示幅值为4 V、周期为1 μm、占空比为50%、上升沿与下降沿时间均为300 ns的脉冲.测试时为避免外接导线电感引起的节点电势波动,需要在探针和被测器件的漏极接触点与地之间加一个47 μf的电容[12].图4为交流应力下模型计算值与测试值比较.由图可知,加交流应力2×104s后,基于可靠性模型的模型计算值与测试值的均方根误差为4.5%,明显小于无可靠性模型的模型计算值与测试值的误差,说明本文建立的模型是准确合理的.

(a) Vgs=6 V,Vds=6 V,无可靠性模型

(b) Vgs=6 V,Vds=3.5 V,无可靠性模型

(c) Vgs=6 V,Vds=6 V,基于可靠性模型

(d) Vgs=6 V,Vds=3.5 V,基于可靠性模型

6 结语

本文依据MOSFET器件热载流子效应的可靠性物理研究和实验探索,建立了MOSFET器件的衬底电流模型和热载流子效应的直流模型,并在准静态思想的指导下建立了热载流子效应的交流模型,用直流模型和交流模型来模拟MOSFET器件的退化,模拟结果与实测结果较为吻合.基于此模型,电路性能随MOSFET器件退化而产生的变化亦可通过仿真预测,这为电路设计者提供了一定的参考和指导.

(a) 无可靠性模型

(b) 基于可靠性模型

References)

[1]Poli S, Reggiani S, Baccarani G, et al. Full understanding of hot-carrier-induced degradation in STI-based LDMOS transistors in the impact-ionization operating regime [C]//2011IEEEInternationalSymposiumonPowerSemiconductorDevicesandICs. San Diego, CA, USA, 2011: 152-155.

[2]Randriamihaja Y M, Zaka A, Huard V, et al. Hot carrier degradation: from defect creation modeling to their impact on NMOS parameters[C]//2012IEEEInternationalReliabilityPhysicsSymposium. Anaheim, CA, USA, 2012: XT. 15.1-XT. 15.4.

[3]Dawes M, Alavi M, Kim D M. AC/DC characterization of NMOS and PMOS hot-carrier-induced degradation under AC/DC stress[J].IEEETransactionsonElectronDevices, 1990, 37(11): 2416-2419.

[4]Starkov I, Enichlmair H, Tyaginov S. Charge-pumping extraction techniques for hot-carrier induced interface and oxide trap spatial distributions in MOSFETs[C]//IEEEInternationalSymposiumonthePhysicalandFailureAnalysisofIntegratedCircuits. Singapore, 2012: 1-6.

[5]Rozen J, Ahyi A C, Zhu X G, et al. Scaling between channel mobility and interface state density in SiC MOSFETs[J].IEEETransactionsonElectronDevices, 2011, 58(11): 3808-3811.

[6]Starkov I, Enichlmair H, Tyaginov S, et al. Analysis of the threshold voltage turn-around effect in high-voltage n-MOSFETs due to hot-carrier stress[C]//2012IEEEInternationalReliabilityPhysicsSymposium. Anaheim, CA, USA, 2012: XT. 7.1-XT. 7.6.

[7]Teo Z Q, Ang D S, Ng C M. Separation of hole trapping and interface-state generation by ultrafast measurement on dynamic negative-bias temperature instability[J].IEEEElectronDeviceLetters, 2010, 31(7): 656-658.

[8]Ji Z G, Zhang J F, Zhang W D, et al. Interface states beyond band gap and their impact on charge carrier mobility in MOSFETs[J].IEEETransactionsonElectronDevices, 2012, 59(3): 783-790.

[9]Hu C M, Tam S C, Hsu F C, et al. Hot-electron-induced MOSFET degradation—model, monitor, and improvement[J].IEEEJournalofSolid-StateCircuits, 1985, 20(1): 295-305.

[10]Snyder E S, Campbell D V, Swanson S E, et al. Novel self-stressing test structures for realistic high-frequency reliability characterization[C]//1993IEEEInternationalReliabilityPhysicsSymposium. Atlanta, GA, USA, 1993: 57-65.

[11]Riedlberger E, Keller R, Reisinger H, et al. Modeling the lifetime of a lateral DMOS transistor in repetitive clamping mode[C]//2010IEEEInternationalReliabilityPhysicsSymposium. Anaheim, CA, USA, 2010: 175-181.

[12]Bellens R, Heremans P, Groeseneken G, et al. The influence of the measurement setup on enhanced AC hot carrier degradation of MOSFETs[J].IEEETransactionsonElectronDevices, 1990, 37(1): 310-313.

SPICE model for hot carrier effect of MOSFET device

Dai Jiaorong Liu Siyang Zhang Chunwei Sun Chenchao Sun Weifeng

(National ASIC System Engineering Technology Research Center, Southeast University, Nanjing 210096, China)

To predict the degradation of the MOSFET(metal-oxide-semiconductor field-effect transistor) device under the influence of the hot carrier effect, a reliability SPICE(simulation program with integrated circuit emphasis)model describing the hot carrier effect of MOSFET device is built. First, the substrate current model in the BSIM3v3 model is improved, making the fitting accuracy higher than 95%.Then, taking the Hu model as the main theoretical basis, the device degradation model of electrical parameters under DC(direct current) stress is set up according to the physical meaning of all the parameters in the BSIM3v3 model and physical mechanism affected by the hot carrier effect. Finally, according to the quasi-static method, this model is applied to the hot carrier AC model. The experimental data show that the root mean square errors between the simulation results and the measured results are 3.8% and 4.5% under DC stress and AC stress, respectively. Therefore, the reliability SPICE model can not only accurately reflect the degradation of electrical parameters of the MOSFET under the stress, but also provide a foundation for simulating the performance degradation of the related complete circuit.

MOSFET (metal-oxide-semiconductor field-effect transistor); hot carrier effect; degradation

2014-07-30. 作者简介: 戴佼容(1987—)，女，硕士生；孙伟锋(联系人)，男，博士，教授，博士生导师，swffrog@seu.edu.cn.

东南大学无锡分校科研引导资金资助项目、东南大学研究生科研基金资助项目(YBPY1403).

戴佼容,刘斯扬,张春伟,等.MOSFET器件热载流子效应SPICE模型[J].东南大学学报:自然科学版,2015,45(1):12-16.

10.3969/j.issn.1001-0505.2015.01.003

TN322

A

1001-0505(2015)01-0012-05