定时同步中减小定时抖动的方法的研究与实现

Research and Implementation of the Method for Reducing Timing Jitter in Timing Synchronization

刘国建1,2 　姚远程1,2 　秦明伟1,2

(西南科技大学信息工程学院1，四川 绵阳　621010；特殊环境机器人技术四川省重点实验室2， 四川 绵阳　621010)

定时同步中减小定时抖动的方法的研究与实现

Research and Implementation of the Method for Reducing Timing Jitter in Timing Synchronization

刘国建1,2姚远程1,2秦明伟1,2

(西南科技大学信息工程学院1，四川 绵阳621010；特殊环境机器人技术四川省重点实验室2， 四川 绵阳621010)

摘要：在Gardner定时同步方法中，当达到同步时,小数插值间隔uspan应该是一个固定值；但由于高斯噪声的影响，uspan会产生定时抖动，这会延长同步建立时间，进而提高误码率。基于此，提出了一种简单可实现的减小定时抖动的方法。具体是在定时同步检测前后分别增加预滤波器模块和系数值为1的环路系数模块。使用Simulink软件搭建仿真模型并对上述改进进行仿真验证，仿真结果表明，该方法能够减小定时抖动，降低误码率。

关键词：Gardner高斯噪声定时抖动误码率预滤波器环路系数

Abstract：In the method of Gardner timing synchronization, when the system reaches synchronization, the fractional interpolation interval shall be a fixed value, however, because of the influence of Gaussian noise, uspanmay generate timing jitter, this will prolong the building period for synchronization and increase bit error rate. Thus the simple method for reducing timing jitter is proposed, that is: adding a pre-filtering module and a loop coefficient module with coefficient value 1, before and after the timing synchronization detection respectively. The simulation model is built by using Simulink software, and simulation verification for the improvement is conducted. The results of simulation show that this method can reduce timing jitter and bit error rate.

Keywords：GardnerGaussian noiseTiming jitterBit error ratePre-filterLoop coefficient

0引言

Gardner定时同步环路由内插滤波器、误差检测器、环路滤波器和数控振荡器四部分组成[1-2]，其中，环路滤波器能够滤除误差信号中的高频成分和噪声，减小定时抖动[3]。仅靠环路滤波器来减小定时抖动，则环路噪声带宽会减小，这会大大增加同步建立时间，并且会提高误码率[4]。

如何在不影响环路滤波器等效噪声带宽的情况下减小定时抖动，是本文研究的重点。定时环路输入信号中叠加的高斯噪声会引起定时抖动，为降低定时抖动，则应降低高斯噪声影响。基于此，做出了两个考虑：其一，在不改变环路其他参数的同时，在环路滤波器后增加环路系数模块，从而降低噪声系数；其二，在误差检测器前增加预滤波器模块，在误差检测前滤除部分高斯噪声。

1减小定时抖动方法

本文是在Gardner定时同步方法基础上进行了两点改进：一是在误差检测器前增加预滤波器模块；二是在环路滤波器后增加环路系数模块，其实现框图如图1所示。

图1　Gardner定时同步改进方法实现框图

1.1　预滤波器分析

在滚降系数为α的升余弦函数条件下，滤波器的幅频响应如下[5-7]：

由前面分析可知:

g(mts+1/2ts)=0

(1)

在一些采样时刻，g(t)不为零，则有:

(2)

式中：G(f)为g(t)的傅里叶变换，为带宽限于[0，1/ts]的带限信号。

(3)

那么，满足上式的预滤波器的幅频响应为：

(4)

上式表示的是理想情况下的滤波器幅频特性函数。基于此，本文设计出一种实际应用的优化预滤波器，其幅频特性函数与g(f)无限接近，表达式如下：

式中：m1、m2、m3为幅频函数的权重系数；g′(f)为g(f)的幅度值。使用搜索算法得到使得Y(f)值最小，且Y(f)与g(f)最接近时的一组冲击响应系数[8-9]。根据这些系数设计出所需要的预滤波器。

1.2　环路系数原理分析

在Gardner定时恢复算法中，小数插值间隔uk由数控振荡器计算所得[3]。设数控振荡器频率控制字为W(m)，寄存器值为η(m)，则小数插值点值为：

(5)

式中：ζ分量包括频率控制字分量ζ0和噪声分量N。

当环路达到同步时，有：

ζ=ζ0+N

(6)

将上式代入式(5)可得：

uk=(ζ0+N)η(m)=ζ0η(m)+Nη(m)

(7)

式中：ζ0η(m)为没有噪声的情况下uk的值；Nη(m)为噪声分量。

因此，在保证ζ0η(m)不变的情况下，降低Nη(m)分量，就能达到降低噪声影响、减小定时抖动的目的。由于环路确定后，η(m)就为固定值[4，10]，因此只能通过减小N的值来减小定时抖动。

数控振荡器中寄存器值η(m)与小数插值间隔uk的几何关系如下：

(8)

式中：ts为采样间隔。

综合式(5)和式(8)可得：

(9)

上式为计算η(m)的迭代算法，根据迭代算法相关知识可推得下式：

(10)

将上式代入式(7)可得：

(11)

式中：ζ0=ti/ts，即重采样时钟和本地采样时钟的比值，为定值；η(0)为数控振荡器初始值，也为定值。

因此，在没有噪声的情况下，达到同步时，uk为上式中的第一项ζ0η(0)，是一固定的值；存在噪声时，由于上式中N′的作用，使得uk的值在固定值上下波动。N′即为噪声的幅度值，如果能在数控振荡器前增加一个小于1的环路系数，则就能大大降低N′的值，从而降低uk的波动。试验所得，环路系数取0.1~0.3时，达到定时同步需要的恢复点数较少(即同步建立时间较短)，uk的波动也较小。但是，环路系数的选择也不是越小越好，由于在定时恢复阶段，环路滤波器输出的误差信号也与之相乘，将会影响数控振荡器中mk的调整速度，影响整个定时恢复的速度，综合考虑以上因素，本文中环路系数取0.1。

2仿真结果

根据以上分析，在Gardner定时环路的仿真中添加了一个预滤波器模块和系数值为0.1的环路系数模块，比较了没有添加环路系数模块与滤波器模块和添加系数值为0.1的环路系数及预滤波器模块后mk的输出波形的收敛情况。具体如图2、图3所示。

图2　改进前后uk输出值比较

图3　改进前后误码率变化

3结束语

仿真结果表明,改进后，uk输出幅度值的波动范围降低了约87%，定时抖动明显减小。同时，在信噪比大于6 dB时，改进后的误码率有明显的降低，而且总体上，改进后的系统随着信噪比的增加，误码率的降低速度更快。本文针对Gardner定时同步算法中存在定时抖动的问题，提出了一种在不影响环路滤波器等效噪声带宽的情况下能够减小定时抖动的方法。利用Simulink工具对改进方法进行了仿真，结果表明，改进后定时抖动更小并且误码率更低。

参考文献

[1] Gardner F M.A BPSK/QPSK timing detector for sampled receivers[J].IEEE Transactions on Communications，1986，34(9)：423-429.

[2] Gardner F M.Interpolation in digital modems-part I:fundamentals[J].IEEE Transactions on Communications，1993，41(2)：501-507.

[3] Lars E,Gardner F M.Interpolation in digital modems-part II:implementation and Performance[J].IEEE Transactions on Communications,1993，41(7)：998-1008.

[4] 张锦钰.高速数字解调中符号同步技术的研究[D].北京：中国科学院研究生院，2009.

[5] 孔明东，邱昆.用于减小定时抖动的数字预滤波器设计[J].电子科技大学学报，2002，31(6)：557-561.

[6] 严刚峰，方红，杨维，等.采用FPGA实现同步穿行数据的并行采集[J].自动化仪表，2014，35(9):84-86.

[7] 付永明，朱江，琚瑛珏.Gardner定时同步环路参数设计及性能分析[J].通信学报，2012(6)：22-24.

[8] 朱辉.数字接收机并行定时同步的研究与实现[D].武汉:华中科技大学，2013.

[9] 刘磊.Matlab在“数字电路”课程教学中的应用[J].电气电子教学学报，2008,30(5)：9-11.

[10]张猛，王晓峰.Matlab环境下的数字电路仿真[J].长春大学学报，2005，15(2)：22-25.

中图分类号：TH29；TN919

文献标志码：A

DOI:10.16086/j.cnki.issn1000-0380.201507005

国防基础科研计划项目(编号：B3120133002);

西南科技大学研究生创新基金资助项目(编号：14ycxjj0117)。

修改稿收到日期：2014-01-10。

第一作者刘国建(1988-)，男，现为西南科技大学信息与通信工程专业在读硕士研究生；主要从事无线通信中同步技术的研究。