航天光纤数据交换网络设计

周 华 肖练刚 张继生 陈 昌 田 丰

北京航天自动控制研究所，北京 100854



航天光纤数据交换网络设计

周 华 肖练刚 张继生 陈 昌 田 丰

北京航天自动控制研究所，北京 100854

随着高速光纤总线技术的逐渐成熟，具备高传输速率、高可靠性、低响应延迟、低线缆总重等特点的光纤总线开始在航天领域得到应用。在航天光纤总线的研究中，光纤通道是研究的热点。本文研究了光纤通道的交换式拓扑，并结合航天器的实际工作要求，提出了基于FPGA的光纤通道交换式拓扑的实现方案，重点设计了光纤通道的交换结构和交换器。通过Quartus II 的仿真以及硬件实物实验验证了该方案的可行性。

航天；光纤通道；交换结构；交换器

随着高速光纤总线技术的逐渐成熟，具备高传输速率、高可靠性、低响应延迟、低线缆总重等特点的光纤总线开始在航天领域得到应用。光纤通道(Fibre channel，FC)作为高速光纤总线的一种，具有极高的传输速率、灵活的拓扑结构以及适用于航空航天环境的FC-AE协议。它在航天上的应用，将大大改善现在航天器上电缆网数据传输带宽低及线缆总重过重的情况。对于航天器的设计及制造将带来极大的便利。

光纤通道具有点对点、仲裁环和交换式拓扑3种拓扑结构。其中，交换式拓扑可连接的设备数量远比前面二者多，且故障隔离性好。国内相关学者在光纤通道交换式拓扑上有不少研究，如付建川[1]等研究了光纤通道交换结构及其配置功能。但目前对光纤通道交换式拓扑多以标准的研究为主，缺少基于实际工程应用背景的方案研究。本文注重于航天系统上的实际需求，在光纤通道交换网络的设计上，适当删减了标准中一些不必要的部分，对光纤通道数据交换中起重要作用的交换结构进行了软硬件设计，并通过仿真对设计进行了初步验证。

1 交换网络方案设计

1.1 光纤通道交换式拓扑简介

光纤通道在采用交换式拓扑时，各终端节点之间的通信是通过交换结构的转发来完成的。如图1，所有的节点终端都与交换结构直接相连，整个光纤总线成星形结构。而交换结构可以看成内部交换元件所构成的一个交换式网络，它由交换元件和内部交换连接(ISL)2部分构成。从图中可以看出，交换结构内的交换元件之间通过ISL相连[2]，可用多种拓扑方式自由地组成交换结构。最简单的也是目前研究得最多的交换结构是基于交换器的交换结构。这种交换结构以光纤通道交换器(SWITCH)作为交换元件，最简单的交换结构可以只由一个交换器构成。本文研究的重点是基于交换器的交换结构的方案实现，主要有2个方面：1)光纤通道交换器的设计；2)光纤交换器组建交换结构的方案。

图1 光纤通道的交换式拓扑结构

1.2 光纤通道交换器的方案设计

光纤通道交换器可分为6个部分：交换器端口、交换实现模块、路径选择器、路由模块、交换控制器、地址管理器[3]。其结构图如图2所示。

1.2.1 交换器端口

交换器端口作为交换器与外部连接的部件，在交换器的构成中相当重要。它要完成信号的光电转换及传输，对数据的编解码、数据帧、命令帧、状态帧(3种帧在下文中用消息帧来代替)等进行解、组帧等工作。此外，它还需要有一定的差错控制及原语(Primitive)收发功能来获取相关信息以保证交换的正常进行。

图2 交换机的结构图

交换器端口在交换器复位之后，将顺序完成链路建立、登陆、端口配置等工作来达到正常工作状态。在链路建立过程中，端口通过收发原语与连接的其它端口建立链路连接。在登录过程中，2个端口会进行参数交换[4]，比如流量控制所用的信用、端口种类和端口ID等信息。成功登录后，交换器端口将根据连接到自己的其它端口种类来进行配置。如果连接的端口为N端口(即普通终端节点的端口)，则交换器的端口会配置成F端口，专门用于和N端口进行通信。类似地，对应L端口将配置成FL端口。对应交换器端口，则2个交换器的端口都会配置E端口，这时它们之间的连接就是ISL。在登录以及端口配置后，交换器端口才能正常工作。

1.2.2 交换实现模块

交换实现模块是实现交换器内部端口间数据传输的主体。所有经过交换器的有效帧都是通过它来连接交换器的接收端口和转发端口。FC-SW协议中未规定交换实现模块的软硬件实现形式。在本文中，交换建造模块只支持帧复用交换(专用连接式交换不被支持)及阻塞式的交换方式(交换器在同一时间只能进行一个交换，其它的交换请求将被阻塞)。

1.2.3 路径选择器和路由模块

路径选择器和路由模块功能紧密结合，负责为交换器内消息帧转发选择正确的输出端口。

1.2.4 交换控制器与地址管理器

交换控制器负责对整个交换器的管理，地址管理器在交换器组网时管理交换器的地址分配。文中交换器的地址预先指定。

1.3 交换结构的组建方案

文中主要依靠基本交换器、基本交换连接以及F 服务帧来建立交换结构。

在构成交换结构的交换器中，有一个交换器会被选为基本交换器，所有其它的交换器都会通过一条路径与基本交换器相连接，组成这些路径的ISL就叫做基本交换连接(Principal ISL)。一条基本交换连接，对于与之相连的2个交换器来说，有上行和下行的不同说法。从图3中可以看出，每一个交换器所连接的上行基本交换连接只能有1个(基本交换器则没有)，下行基本连接能有多个。如果只考虑基本交换连接，基本交换器能且只能通过下行基本连接到达任意一个其它交换器。同理，任意一个其它交换器也只能通过上行基本连接到达基本交换器。

F服务帧是在交换结构中使用的专门与交换器间交换参数、协调控制所用的帧结构。

考虑到航天上使用的光纤总线终端数目不多且确定。在交换结构组建中，预先指定基本交换器及基本交换连接，省去了光纤总线上基本交换器以及基本交换连接的产生过程。在交换结构组建时以基本交换器为中心，依靠基本交换连接，发送以及转发包含相关信息的F服务帧来完成交换结构的初始化。

1.4 交换结构的转发机制

交换结构在初始化完成后即可进行节点终端间的消息帧转发。消息帧在交换器之间的转发，将全部通过基本交换连接来完成，具体过程如下：当一个交换器在收到消息帧，并验证无错误时，将在它所有的F端口里搜寻有无ID地址与目的地址对应的端口。若有，则将消息帧从此端口发送出去；反之，且交换器有其它具有基本交换连接的(E)端口，则将消息帧通过此基本交换连接转发给其它交换器。与该交换器相连的其它内部交换连接作为交换链路故障后的备用连接，在交换结构正常工作时不参与数据转发。

2 软硬件设计

2.1 硬件设计

交换器的硬件原理如图4所示，主要采用AVAGO的SFP光电模块AFBR-57R5APZ，TI的串并SERDES芯片(串并转换芯片)TLK3132以及ALTERA的FPGA芯片EP2S60，DSP芯片TMS320-C6747组成。光电模块实现光电转换及光通信功能。文中光电模块采用850nm波长的短波，连接2条LC接口多模光纤，可以实现全双工的数据收发并且单路数据吞吐量高达1G速率。

图4 硬件设计框架图

图5 交换器端口初始化流程

SERDES芯片的串行接口端与光电模块相连，接口采用CML电平，以106.25MHz的时钟频率进行数据收发。SERDES芯片的并行接口通过8位并行数据线、1位控制线和1位时钟线与FPGA相连，发送和接收并行数据。SERDES芯片在进行串并/并串转换发送数据时，同时截获8B10B编码数据流的数据起始标志K28.5逗号[5]，以转换得到正确的并行数据。FPGA与SERDES芯片的并行接口以及配置接口相连接，其既有配置SERDES芯片的功能，又有进行光纤通道高层协议的功能，发送与接收并行的光纤通道有效帧。FPGA是实现交换器功能的主要部件。

图6 交换结构初始化流程

DSP与FPGA相连，方便与上位机的连接以及对整个交换器的调试与监控。同时，为方便进一步调试，DSP可作为终端节点，并可将一些交换器的交换端口也设置成F端口。

2.2 软件设计

交换器的交换功能主要是通过FPGA实现。文中采用VHDL硬件描述语言来进行编程。程序的设计，主要包括交换器端口的初始化、交换器的初始化及组网、交换结构正常工作时交换器的交换流程。

2.2.1 交换器端口的初始化

交换器端口的初始化过程是按顺序建立链路连接，完成登录、交换参数并进行端口配置，并将配置结果传给交换控制器。交换器端口的初始化流程如图5所示。

2.2.2 交换器的初始化及组建交换结构

交换器的初始化主要包括控制器的初始化及交换器端口的初始化。当超过一个交换器端口初始化完成后，就标志着交换器初始化完成，同时交换器初始化完成的标志置1。初始化完成后，交换器进行交换结构的组建，图6显示了交换器进行交换结构组建的流程。

2.2.3 正常工作时交换器的交换流程

在程序的设计上，首先假设交换结构由多个交换器构成。因此一个消息帧的交换可能需要多个交换器来实现。对于交换结构中的每个交换器，其交换流程如图7所示。

图7 交换器正常工作流程

3 仿真结果验证

对交换结构各部分实现进行描述后，即可使用仿真平台间接测试。本文的设计仿真平台采用Altera公司的FPGA/CPLD开发工具Quartus II ，6.0版本。

在仿真中，仿真对象为4个F端口以及4个交换器组成的网络，验证交换器的设计及其组成交换结构的效果。验证交换结构能正常实现交换功能:

在仿真中， F端口0输出帧中的一个字节Transmit_word_F_port0可以被修改。所有F端口中接收的帧中相应位置的字节receive_word_F_port可以被监控。且当Port_receiver_active中有位是1时，表示对应的F端口(0位指示F端口0)正在接收数据。

由图8中可知在17ms附近的clk下降沿，Port_receiver_active的第2位置1。且receive_word_F_port2变为0x0Bh 。与F端口0在9.19ms时Transmit_word_F_port0发送的数据一样。表明F端口2收到了F端口0发送的帧。且F端口0发送帧的目的地址Destination_port_id_4port0=0x03h，是F端口2的地址。上述表明，交换结构正常工作，实现了帧交换的功能。

4 硬件实物验证

在仿真验证通过之后，将制作实物交换器进行验证。交换器实物图如图9。在实物验证时，通过DSP的JTAG调试检测，发现从F端口发送的消息帧能够通过交换结构发送给预定的接收端的F端口，且具有较低的时延。因此，本方案能够实现交换结构的功能，也即实现光纤总线中的帧交换。同时， 在实物验证时，发现了设计的交换结构在错误处理上的不足。因此，本设计在软件上需要进一步完善。

图8 仿真结果图-交换结构初始化完成

图9 交换器硬件实物图

5 结束语

光纤通道作为新一代高速光纤总线，其传输速率高、可靠性高、响应延迟低、重量体积小等特点非常适合在航天上应用，将有效解决目前航天器上总

线带宽低，线缆网过重等问题。本文针对了其交换式拓扑，结合航天器上系统的实际需要，提出了基于交换器的交换结构的软硬件实现方案，并通过仿真、实物检验，初步验证了方案的可行性。

[1] 付建川，周东.光纤通道交换结构及其配置功能研究[J].光通信技术，2008,7:26-28.(Fu Jianchuan，Zhou Dong .Research on Fibre Channel Fabric and Its Configuration[J]. Optical Communication Technology，2008,7:26-28.)

[2] ANSI INCITS. Fibre Channel Fabric Generic Requirements(FC-FG) [S].REV3.5,1996 .

[3] ANSI INCITS. Fibre Channel Switch Fabric(FC-SW) [S].Rev 3.3,1997.

[4] ANSI INCITS. Fibre Channel Physical and Signaling Interface (FC-PH) [S].REV4.3,1994.

[5] TLK3132 Data Manual[Z].Texas Instruments Inc.,2009.

Design of Fiber Optic Bus Exchange Network in Spacecraft

ZHOU Hua XIAO Liangang ZHANG Jisheng CHEN Chang TIAN Feng

Beijing Aerospace Automatic Control Institution, Beijing 100854, China

Withthegradualmaturationofhigh-speedfiberopticbustechnology，fiberopticalbuswithhightransmissionrate,highreliability,lowresponselatencyandlowcableweightbeginstobeusedinthefieldofAerospace.Andfiberchannelisahotspotinthestudyofaerospacefiberopticalbus.Bycombiningwiththespacecraftpracticalrequirements,theexchangetopologyoffiberchannelisstudiedandaschemeoffiberchannelswitchedtopologybasedonFPGAisgivenwhichfocusesonthedesignofthefiberchannelexchangestructureandswitch.ThroughthesimulationofQuartus IIandhardwareverification,thefeasibilityoftheexchangestructureoftheproposedschemeisverifiedinthispaper.

Aerospace;Fiberchannel;Fiber;Switch

2013-03-12

周 华(1989-)，男，湖南衡阳人，硕士研究生，主要研究方向为航天总线；肖练刚(1973-)，男， 四川资中人，博士生导师，研究员，主要研究方向为导航、制导与控制；张继生(1980-)，男，河北人，工程师，主要研究方向为控制系统综合；陈 昌(1983-)，男，河北人，工程师，主要研究方向为控制系统综合；田 丰(1985-)，男，江苏人，工程师，主要研究方向控制系统综合。

TN929.11；V448.2

A

1006-3242(2014)03-0071-05