大动态数字AGC电路设计与实现

陈 丽，傅兴华

(1.中国电子科技集团公司第五十四研究所，河北石家庄050081;2.河北远东通信系统工程有限公司，河北石家庄050200)

0 引言

在数字接收机中，动态范围是衡量其性能的重要指标之一［1，2］。为了增大动态范围，通常在设备中加入自动增益控制(AGC)电路。AGC电路是一种在输入信号幅度变化很大的情况下，使其输出信号幅度保持恒定或在很小范围内变化的自动增益控制电路［3］。

与传统的模拟AGC相比，数字AGC利用数字信号处理精度高的特点［4］，使系统具有快速收敛和精确稳态响应等优点。但在实时数字信号处理中多采用定点运算。因此，同时实现大动态范围和精细的增益调整是数字AGC设计的难点。

介绍了一种在全数字接收机中实现的大动态范围、精细增益调整步进、短响应时间且各参数独立可控的数字AGC。

1 数字AGC的数学模型

数字AGC采用一阶系统，其电路模型如图1所示。图1中，K为开环放大倍数;KH为反馈系数，该系统的闭环传递函数φ(s)为:

图1 数字AGC的数学模型

2 方案设计

2.1 AGC实现结构

AGC实现方案采用一阶环路系统，其原理如图2所示，图2中详细介绍了各个模块的实现方案。

图2 数字AGC实现方案

采样数据经过正交数字下变频、滤波抽取后到达AGC模块的输入端。输入AGC模块的I、Q数据首先经过AGC乘法器/移位器进行倍数增益控制，同时输出这组数据;然后对数据进行坐标变换得到信号幅度模值，并将此模值进行对数转换后送入AGC误差检测器;在误差检测器中，经过与设置的标准幅门限值对比得到原始误差，并将原始误差送入误差定标器中;在误差定标器中，根据设置的各种定标系数，得到定标后的误差，将定标后的误差送入环路滤波器;定标误差在环路滤波器的累加器中经过累加，滤去了毛刺和高频信息，使积分误差保持相对稳定，最终将这个对数积分误差转换为倍数增益，提供给下一对I、Q数据使用。

下面详细介绍各个模块的实现方法，并推导出该方案所能达到的技术指标。

2.2 误差检测器

误差检测器的作用是计算误差信号，即用可设定的误差检测阈值减去坐标变换模块输出的幅度值，然后将得到的误差值输出。误差检测阈值的控制字共16位，最高位为符号位，整数位2位，小数位13位。

误差检测设计有2种模式，即均值模式和中值模式，由1 bit控制字决定。常规信号处理时使用均值模式，此时误差error=thred－mag;突发信号或TDMA信号处理时使用中值模式，此时误差error=sign(thred－mag)。中值模式时，计算得到的误差只决定调整的方向，调整的增益是固定的，便于对突发信号的快速捕获。

2.3 误差定标器

误差定标器的作用是根据输入的误差信号产生控制信号输出［6］，控制增益调整的快慢，因此，误差定标的系数决定了数字AGC环路的响应时间和收敛速度。

误差定标器中设计了2组、4套可编程的定标系数。系数选择控制信号控制使用其中一组参数进行误差的定标，2组参数分别实现对信号的快速捕获和精确跟踪。每组参数还包括信号幅度上升和下降2套定标系数。对于突发信号，通过设计上升和下降时不同定标系数，实现信号从无到有时快速衰减，以及信号从有到无时的慢速衰落。实际使用中，根据不同的情况可以选择上述4套定标系数中的一个实现对误差的定标。

在定点运算中位宽是受限的，为了扩大定点数据的表示范围，每套定标系数设计了指数因子控制字E_scaling和尾数因子控制字M_scaling两个环路因子控制字。尾数因子M_scaling是一个4 bit二进制数，表示范围0～15，其对应定标系数范围从0～0.937 5(即 15/16)。指数因子E_scaling也是一个4 bit二进制数，表示范围0～15，对应定标系数范围从2－15～20。因此，误差定标器中的系数为:

scaling=M_scaling×2－4×2－(15－E_scaling)。

2.4 累加器

累加器的作用是通过累加误差定标器送入的定标后的误差信号得到AGC的对数增益，经过限制器后再将对数增益转化为倍数增益输出［6］。

进入累加器之前每个输出采样点的增益调整可表示为:

上式的单位是dB，也就是说累加器中累加的也是对数增益(dB)，而最后送入AGC乘法器中的增益却是倍数增益，所以要把对数增益转化为倍数增益［7，8］。利用关系式20×log10(2)=6.02 dB ，即对数增益值每增加6.02 dB，相应的线性增益值乘以2，最终将定标后误差转换为线性倍数输入乘法器和移位器模块［9］。

2.5 乘法器/移位器

乘法器/移位器的功能是将累加器输出的倍数增益与输入的I、Q数据相乘。

累加器输出的倍数增益可分解为指数增益和尾数增益，分别用E_gain和M_gain两个控制字表示，共18 bit，用于模块中的乘法和移位运算。其中E_gain控制字用4 bit表示，M_gain控制字用14 bit表示。

移位器用来对输入信号提供指数增益［9］，移位范围0～15。因此，最小增益为0 dB，最大增益为6.02 ×15=90.3 dB，增益步进为6.02 dB。

乘法器用来对输入信号提供小数增益，表示范围0～(214－1)/214。因此，最小增益0 dB，最大约为增益6.02 dB，增益步进为6.02/214dB。

因此，移位器和乘法器可提供增益最大为96.32 dB，增益步进最精细可达 6.02/214dB。

3 仿真验证

用Matlab对AGC性能进行了仿真，仿真中，阈值门限设定为－12 dB，对应输出应为2 057，实际的输出取17～2 bit，所以实际输出应为2 057×4=8 228。信号幅度变化时仿真结果如图3所示;另外，为方便后续的定点实现，仿真中将累加器中是6 dB对数增益关系改为4 dB运算，相当于累加器模块的开环增益为1.5，且误差定标系数上升系数和下降系数均设置为0.005，因此一阶系统的时间常数τ=0.007 5。AGC电路的瞬态工作特性如图4所示。

图3 信号幅度变化时数字AGC仿真结果

图4 数字AGC瞬态工作仿真结果

从图3的仿真结果看出，AGC模块后的采样数据能够调整到指定的幅度，且可调整增益的动态范围达到了96.32 dB;时间常数τ为响应曲线达到稳态值 63.2% 时所用的时间［10，11］，即仿真结果中第134个采样点，其对应的τ约为0.007 46 s，与理论公式一致;图4中，倍数增益中的指数部分因子和小数部分因子满足对数与倍数变换关系。

4 工程实现

在XC6VSX315T FPGA上实现了该方案设计的AGC电路。定标系数因子E_scaling为 8，M_scaling为12，对应的定标系数为0.005 86，因此系统的时间常数τ约为0.008 79 s。从reset信号开始，至响应曲线达到稳态值的63.2%［12］，经过了约110对采样数据，即对应响应时间为0.009 09 s，测试结果表明该数字AGC性能与理论设计一致。

5 结束语

经多个工程测试证明，这种AGC实现技术具有收敛速度块、易于实现、易于移植、占用硬件资源少和控制精度高等优点，并可根据实际需求对稳定时间和控制精度等各个参数进行调整。该技术大幅度提高了数字解调处理的动态适应范围，完全能够满足工程设计指标要求，适用于FPGA和DSP等多种嵌入式软件的工程实现。

［1］谌 波，周 劼，王世练.约束时间常数大动态数字AGC 的设计［J］.通信技术，2011，44(12):144－146.

［2］周 顺，徐志军，杨 田.数字中频接收机中的数字AGC的设计与实现［J］.军事通信技术，2008，29(1):38－40.

［3］贺 欣.宽带大动态AGC电路设计［J］.电子设计工程，2012，20(8):167 －170.

［4］姚寿文，陈 漫.自动控制理论基础［M］.北京:北京理工大学出版社，2006.

［5］彭晓霜，杨志敏，李式巨.对数自动增益控制环路全数字实现［J］.浙江大学学报，2009，43(11):1 965 －1 969.

［6］姜 坤，王元钦，赵成斌.一种改进的数字AGC系统设计与仿真［J］.科技导报，2011，29(33):42 －46.

［7］隋占菊，路 雯.一种改进型AGC的设计与实现［J］.无线电工程，2010，40(12):61 －64.

［8］代 涛，冯 雷.基于FPGA的大动态数控AGC系统设计［J］.无线电通信技术，2010，36(4):16 －18.

［9］常 鸿，田 龙，吴增印.一种用于接收微波的基带数字 AGC 设计［J］.空间电子技术，2010，4(1):47－50.

［10］李志骞，李大鹏，单福悦.基于数字 AGC的控制算法［J］.无线电工程，2012，42(6):58 －61.

［11］沈智翔，万明康，于宏毅.一种基于数字AGC的定点字长控制算法研究与实现［J］.微型机与应用，2010，11(2):10 －13.

［12］刘 艳.基于 FPGA的大动态范围数字 AGC的实现［J］.电子设计工程，2009，17(8):42－45.