基于高速有损信令系统的最大失真分析算法

彭莎莎

(西安电子科技大学CAD研究所，陕西西安 710071)

最大失真分析(Peak Distortion Analysis，PDA)，是Casper于2007年提出，其理论算法可以高效准确地确定系统最坏情况下的眼图以及对应的最坏码型。它是基于线性时不变系统的一种确定性分析方法。在眼图中不同位置的最坏码型会有所不同的情况下，采用PDA算法省时省力。在损耗、反射以及串扰等干扰源影响都存在的情况下，用PDA算法可以分析得到信号系统眼图的最小眼高和眼宽，从而确定信号质量。

求取最坏情况下的眼图及输入端码型最直接的方法就是根据现有系统通道的脉冲响应构建出系统每一种可能的波形。为覆盖所有可能的组合，需要产生的波形种类会较多，一旦完成这些波形的构建，还需对他们进行分析并从中找出眼图睁开度最小的波形及其对应的码型。经过验证，系统使用由PDA算法计算出的最坏码型相比较其他码型，得到的眼图差别较大。因此使用Casper提出的PDA算法，通过对并行总线通道的阶跃响应和脉冲响应的分析，实现缩短研发周期，节省人力、物力资源，提高企业竞争力的目的［1］。

信号能否保持其应有的波形，多种因素都会导致信号波形畸变。在今天的高速时代，无论信号周期如何，几乎所有设计都会遇到了信号完整性问题。

文中着重考虑串扰的问题。对于某根信号线，从功能上说并没有输出信号，但测量时，会有幅度微小的规则波形，就像有信号输出。如果两根信号线靠的很近时，通常会有串扰，更多的是表现为噪声形式。对于受到串扰的信号线，相邻信号干扰就相当于噪声。本文是基于信号完整性评估由系统互连引起的抖动峰值和噪声的方法。由串扰和ISI引起的抖动和噪声是确定性的，这样就可以获取最坏情况值来预测，获取最坏情况的方法称为最大失真分析法。

1 眼图

1.1 眼图的结构

眼图的主要参数有:消光比、交叉点、Q因子、信号的上升时间、下降时间、峰—峰值抖动、均方根值抖动、信噪比等。

图1 眼图的结构框架

最佳抽样时刻应是“眼睛”张开最大的时刻。眼图斜边的斜率决定了系统对抽样定时误差的灵敏程度，斜率越大，对定时误差越灵敏。眼图阴影区的垂直高度表示信号的畸变范围，眼图中央的横轴位置对应判决门限电平。

1.2 眼图与误码率的关系

经过分析，可以得出眼图与误码率关系如图2所示。

图2 眼睛睁开度VS误码率

计算误码率时，先要确定抖动分布模型。通过计算PDF(总抖动的概率密度函数)所覆盖的面积可以得到误码率。利用眼图分析抖动得到浴盆曲线(Bath Tub)，从而进行误码率的估算，结果如图3所示［2］。

图3 眼图的浴盆曲线

2 DDR总线

对于信号完整性，DDR(Double Data Rate SDRAM)总线走线多，时序复杂，探测困难，是计算机系统中最复杂的总线。DDR允许在时钟的上升沿和下降沿读出数据，因而其速度是标准SDRAM的两倍。至于地址与控制信号则与传统SDRAM相同，仍在时钟上升沿进行数据判断［3］。

3 点到点的差分拓扑

采用的PDA算法是基于拓扑的系统，如图4所示［4］，VSS0边缘耦合差分微带线(μstrip)(10”@55 Ω)有2个接插件(socket)、2个封装(pkg)(2”@45Ω)、1 pF焊盘电容以及50Ω单端端接。

分析一个拓扑结构，进行几何提取，分析网络之间的物理关系。根据部分物理临界标准，用于确定重要的攻击线对于任意给定的受害线。例如，对于一个给定的受害网络，任何被认为是进攻网络的前提是:进攻线在一个用户定义好的范围内，如50 mil(1 mil=0.025 4 mm)，确定进攻线后，当分析任意的进攻网线时，受害网络都可以被探测到［5］。

图4 点到点的差分拓扑结构

4 最大失真分析算法

PDA算法可以准确地描述接收机抖动、噪声、码间干扰(ISI)等。对信号进行时域仿真模拟，传统的方法是使用随机数据作为输入。但当输入的随机数据较短时，许多高速芯片到芯片的通信系统在最坏情况下的眼图往往是不准确的，随机数据较长时，仿真时间也较长。而PDA的方法，不依赖随机数据的时域仿真，而是通过导致峰值失真的一切干扰源来提取最坏眼图。

PDA算法通过最坏情况下收集到的峰值采样边界来提取眼图的形状，确定最坏情况下的电压或时序裕量。由于码间干扰和共信道干扰源的拖尾分布，最坏情况下的关联程度可以直接从系统的单位脉冲响应计算得到。系统的脉冲响应y(t)根据式(1)得到

其中，c(t)表示驱动端符号响应;p(t)是信道和接收机的冲激响应。

PDA算法用下述两个公式计算眼图逻辑1的电压值和逻辑0的电压值。即，逻辑1对应的眼图边缘由式(2)决定

逻辑0对应的眼图边缘由式(3)决定

式中，T为符号周期;y(t)为脉冲响应;VSS0为低电平驱动时的系统稳态响应，如果系统中还存在串扰，则逻辑1对应的眼图边缘变为

式中，ti为各串扰源的相关采样点。

相应的，逻辑0对应的眼图边缘变为

要确定数据被接受是否有误差，峰值的采样边界必须处于最坏情况眼图所在的数据域。而峰值采样边界是由参考噪声、偏移、抖动和任何其他因素影响接受器在数据中心采样。在大多数情况下，这个边界在最坏情况数据眼里会形成一个矩形。图5为程序设计流程。

图5 主程序流程

5 算法实现

将合成的单位脉冲响应，需要从系统的脉冲响应曲线数据里截取周期长度为UI的数据，将截好的多段数据平移到当前比特周期内，如图6所示［4］。

图6 单位比特周期内平移后的数据

在平移好的当前比特周期内，所有＜VSS0的数据对当前光标内的数据有影响，形成最坏眼图的逻辑1;所有＞VSS0的数据均对形成最坏数据眼中的逻辑0有影响，对应最坏位模式中逻辑0的位模式。此图仅是考虑自身ISI影响，实际还要加上其他进攻线对其的串扰影响。

在受害线上的脉冲响应和进攻线上的串扰响应已知时，按照之前自身ISI的理论依据，将受害线及所有进攻线上的波形分段截取，每段数据在时间上是对应的。把分好的数据段平移到要计算的UI内，其中，＞VSS0的数据影响眼图的下边界，眼图的“0”电平(逻辑0)被＞VSS0的数据影响而拉高;＜VSS0的数据影响眼图的上边界，眼图的“1”电平(逻辑1)被＜VSS0的数据影响而拉低。此时眼图的眼高和眼宽会比理想中的眼图窄小，如图7所示为最坏眼图［4］。

图7 最坏眼图

对于.tr0文件的获取过程要做如下说明:

使用Cadence软件将PCB版图制作成网表*.sp文件，作为Hspice软件的输入，输出*.tr0波形文件可用Hspice软件自带Avanwaves功能。修改*.sp网表后输出的*.lis文件，可用于Cadence软件画出眼图，并与PDA算法计算的眼图对比，误差越小，说明算法越好。

*.tr0文件由Hspice仿真软件得到，在用Hspice仿真时，系统的信号分布模型采用英特尔Romley平台下的DDR3互连信号模型组中的一个10线模型，如图8所示。

图8 10线模型的信号分布图

当传输控制信号(CMD，Commond)时，RDIMM(Registered Dual In－line Memory Module)的10根信号线模型的分布为:7 根进攻线(a，b，c，d，f，g，h)和 1根受害线(e)［6］。

仿真CMD信号时需要在10线模型的“受害线”上加激励，其他“线”置低电平;将提取出的tr0文件中的数据根据线性时不变系统的叠加性和时不变性，将上升边阶跃响应和下降边阶跃响应合成出受害线单脉冲的脉冲响应以及对应的其他线上单脉冲的串扰响应。根据系统串扰的相互性，可以认为受害线上加激励在其他线上产生的串扰等价于其他线上加相同的激励在受害线上产生的串扰。Hspice仿真得到的*.tr0文件:

RDIMM的CMD类型受害线上加上升边:如图9所示为dimm0的接收端。

图9 RDIMM类型的tr0文件dimm0端波形

对RDIMM的tr0文件进行提取，提取dimm端的数据合成脉冲响应，找出阶跃响应上升边的开始之处作为脉冲响应上升沿开始之处，找出阶跃响应的下降沿开始之处的脉冲响应的下降沿开始之处，脉冲响应的开始到下降沿开始之处全部采用上升沿阶跃响应的原始数据，脉冲响应的下降沿以后的数据全部采用下降沿阶跃响应的原始数据。

6 仿真分析

图10为PDA算法画出的以“cmd_rdimm_ep_2.sp”为案例的眼图。

图10 PDA算法得的眼图

图11为“cmd_rdimm_ep_2.sp”用Hspice生成的.lis文件作为Cadence的输入，画出的眼图，手动测量其眼高眼宽后，相对比用程序实现的PDA算法得出的眼高眼宽，如图12所示，误差范围 ＜5%，充分说明PDA算法其精确性。

图11 Cadence画出的眼图

图12为PDA算法算出“cmd_rdimm_ep_2.sp”眼图的眼高、眼宽和中心眼高。

图12 PDA算法得出的眼高、眼宽

7 结束语

针对有损信令通道，提出一种最大失真分析算法，克服了传统的由伪随机数据序列所产生的接收数据眼，有效地弥补了原先的不足。实验仿真结果表明:该算法比随机序列计算出的结果小，从一次仿真就能求出较好的最坏噪声和抖动的估计。

［1］JOHN W，SONSS，HOWARD L H.高级信号完整性技术［M］.张徐亮，译.北京:电子工业出版社，2011.

［2］BRYAN C.最大失真ISI分析技术(ppt)［M］.荷兰:Intel公司电路研究实验室，2007.

［3］Agilent Technologies Inc.DesignCon［M］.USA:Agilent Technologies Inc，2009.

［4］Intel Inc.Sandy bridge－EP/EX processor HSPICE* signal integrity model user's guide for DDR3 Interface［M］.USA:Intel Inc，2005.

［5］孙灯亮.Agilent AEODDR1＆2＆3信号完整性测试分析技术探析［J］.国外电子测量技术，2006，25(9):75－79.

［6］李洋.眼图综述报告［EB/OL］.(2012－09－23)［2012－10 －05］http:www.docin.com.