基于FPGA数字可存储示波器的设计与实现

赵新颖 罗 坤

(郑州铁路职业技术学院，河南 郑州 450052)

数字示波器具有体积小、携带方便、操作简单、功能强大、准确率高等优点，越来越多的受到使用者的青睐，是目前示波器的一个发展方向。FPGA技术的出现和发展，为数字示波器的设计和实现提供了技术支持。通过自行设计和实现数字可存储示波器，不仅可以满足教学需求，而且还可以节约成本。因此设计了基于FPGA技术的数字可存储示波器。

1 设计要求及方案设计

对数字可存储示波器的设计要求有:以实时采样速率为1MHz的ADC实现最大200MHz的等效采样;10Hz～10MHz的信号带宽;10mV～8V的幅度动态范围。

根据上述设计要求，设计一个数字可存储示波器，系统总体设计框图如图1所示。本系统采用ARM单片机和FPGA作为数据处理和控制核心，将设计任务划分为前级通道信号调理、触发信号产生、保持与采样、数据处理与存储、波形显示、控制面板等功能模块。

图1 系统总体设计框图

其中FPGA模块完成频率计算、数据采集、数据存储和传送数据功能。

2 技术指标计算

2.1 数据采集

数据采集采用的是等效采样实行方式，它一般有顺序等效采样和随机等效采样两种。其中顺序采样要求能够精确地测出输入信号的频率，而在现今的数字示波器中，大多数采用的是随机等效采样技术。本系统采用顺序等效采样来实现设计要求。顺序等效时间采样的基本原理是，每一个周期只采样一个点或多个点，每次触发后等待△t个时间差，然后启动AD采集数据。将采集到的这些点组合起来就描绘了一个完整的波形。所以这就要求每次的触发点必须稳定。等待△t个时间单位后，FPGA必须以足够的速度启动AD采集数据，所以这就要求FPGA时钟必须在200M以上。

2.2 垂直灵敏度

根据设计要求，垂直分辨率为8bits，显示屏的垂直刻度为8div，因此使用8位A/D便可满足要求，即垂直方向共256点，显示分辨率为32点/div。其中ADC的参考电压为5V，则示波器幅度轴上的8div对应着峰－峰值为5V的信号，即0.625V/div，由此可以计算出每一档的垂直灵敏度所对应的信号放大倍数，如表1所示。

表1 垂直灵敏度与信号放大倍数对应关系

根据不同的档位选择，即通过单片机内置的D/A输出不同的直流电压，来控制AD603的放大倍数，以完成信号的放大需求。

2.3 扫描速度

设计要求水平显示分辨率至少为20点/div，则存储深度M应至少为200点。在固定的存储深度下，采样率fs与扫描速度S成反比，即10*S*fs=M，系统取M=200，则fs=20/S。系统设定的扫描速度从100ns/div～200ms/div，总共20档，则可以计算出每一档的扫描速度所对应的采样速率如表2所示。

表2 扫描速度与采样率的对应关系

题目要求A/D转换器的最高采样速率限定为1MHz，由表2可知，扫描速度高于20μs/div的档位都应该使用等效采样。

3 硬件电路设计

3.1 输入通道调理电路

系统采用两片AD603级联以完成信号的调理。AD603在90MHz的带宽下增益范围为－11dB～+31dB，两级级联后增益可达－20dB～+60dB，完全可以满足对小信号的放大功能。但是，AD603的输入阻抗只有100Ω，所以在前面用AD8058搭接了一个电压跟随器，提高其输入阻抗，以满足仪器输入阻抗为1MΩ的设计要求。而且AD603对小信号的放大和衰减基本呈线性。

3.2 数据采集及存储电路

设计要求A/D转换器的最高采样速率限定为1MHz，而且垂直分辨率为8bit，我们选用的是TLC公司的8位并行输出A/D转换器芯片TLC5510，其最高采样频率为1MHz，参考电压为5V，采用单电源供电，输入信号电压范围为0.5～2.5。A/D转换器原理图如图2所示。

图2 A/D转换器原理图

3.3 触发电路

触发电路的作用是产生与信号相关的脉冲信号，让采样电路与输入信号同步，以稳定显示的波形。设计要求为内触发方式，为上升沿触发且触发电平可调。此电路的核心是比较电路。比较器采用高速比较器AD8564，该芯片具有7ns的传播延时和3ns的上升、下降建立时间，将其接成反相迟滞比较器形式，可以处理1Hz到20MHz的信号，而且无明显抖动，通过改变参考电平值可以达到改变触发电平的目的。由于将电路接成反相比较器形式，所以触发信号在FPGA内部还应通过一个反相器，以实现上升沿触发。触发电路如图3所示。

图3 触发电路

3.4 电位提升电路

本系统中设计电位提升电路的原因是若AD采集数据的电压范围与输入信号的电压范围不一致将会使AD无法正常采集一个完整周期的波形，所以在系统中采用了加法电路。本系统中用AD8058搭接了一个加法器，通过调节加法器直流电平的输入可以实现输入信号与直流电平的叠加，最终使AD采集的数据在一个合适的电平基础之上。电位提升电路图如图4所示。

图4 电位提升电路图

3.5 程控放大电路与DA的设计

要实现波形在液晶屏幕上放大或缩小就必须引入程控放大，使AD采集的数据幅值不同。程控放大采用压控方式，通过改变DA输出模拟量的大小来改变成空放大器的放大倍数。

4 系统程序设计

该系统软件设计部分有FPGA程序设计和STM32程序设计，以配合硬件完成系统功能。其中FGPA主要是控制采样保持电路及A/D转换器，存储采样数据并进行数据处理。同时还承担了测频的任务。放大电路的控制、波形显示及操作界面的管理则是由STM32完成的。图5所示为整个系统原理图。

图5 系统原理图

5 系统测试结果及分析

系统经过设计制作完成后，用F40型数字合成函数信号发生器/计数器和TDS1012B型100MHz数字存储示波器主要对其扫描速度和垂直灵敏度分别进行了测试，其中扫描速度实在垂直灵敏度为0.1V/div测试条件下，用信号源输出峰峰值为0.4V，不同频率的正弦波，用本系统进行测量，测试数据如表3所示。

表3 测试数据

对垂直灵敏度的测试是在信号源输出1KHz，幅度不同的正弦波条件下，用本系统进行测量，测试数据如表4所示。

其中“?”表示信号噪声较大，无法用TDS1012B示波器精确测量，误差部分是参考TDS1012B的测量值进行计算的。

表4 垂直灵敏度测试数据

此系统的其他功能，如:波形存储功能及回放、连续触发、触发沿选择、方波校准信等经测试证明均能正常工作。

测试结果中低频信号的幅度误差较大，经分析得知是由于电路各级间采用了交流耦合，从而导致了低频信号的衰减。

6 结论

本系统完成了设计的基本要求。采用顺序等效采样技术实现了200MHz的等效采样，使用AD603的电路设计方案不仅使电压放大及测量非常准确，而且也提高了示波器的垂直灵敏度。但是，系统也存在许多不足之处，尤其体现在系统未能采用等效采样技术很好的测量出频率高于4MHz的信号。而且诸多功能，如:自动测量、多种触发方式、FFT尚需后期增加补充完成。

［1］张义和.例说8051单片机［M］.北京:人民邮电出版社，2008.

［2］马忠梅.单片机C语言应用程序设计［M］.北京:人民航空航天出版社，2003.

［2］夏宇闻.Verilog数字系统设计教程［M］.北京:人民航空航天出版社，2008.

［4］孙建设.模拟电子技术［M］.北京:化学工业出版社，2009.

［5］周兴华.手把手教你学单片机C程序设计［M］.北京:人民航空航天出版社，2007.