高精度回波飞行时间测量方法及实现

张金，王伯雄，崔园园，柳建楠，张力新

(1.清华大学 精密测试技术及仪器国家重点实验室，北京100084;2.炮兵学院 电子工程教研室，安徽 合肥230031;3.唐山汇中仪表有限公司，河北 唐山063000)

0 引言

飞行时间是指信号或者物体从发射端通过介质到达接收端所经历的时间间隔长度，高精度的时间间隔测量在脉冲激光测距、精密声学定位、高能物理等现代军事、航空航天及科学实验领域有着广泛应用［1-2］。脉冲计数法具有测量范围大、线性好等优点，是高分辨测时最简单、最有效的方法，但是测时分辨率较低［3］。模拟内插法理论上可以实现高分辨率，但测量过程耗时较长，易受干扰噪声、温度和非线性的影响［3］。Bowman［4］等设计了一种类似于千分尺微差测量原理的测时系统，测时分辨率能够达到50 ps.但该算法获得两个高稳定度的脉冲对相当困难。延迟内插技术利用电子器件单元固定的延时作为标尺来实现对飞行时间的测量。Szplet［6］等基于0.65 μm 的CMOS 工艺在现场可编程逻辑门阵例(FPGA)的内部，构建差分延迟线，得到了LSB为100～200 ps 的测时系统。Zielinski［7］等采用Xilinx 公司Virtex 系列FPGA 芯片XCV300 实现的抽头延迟线，最小分辨率为100 ps.延迟线法可以实现对微小时间间隔的测量，适用于连续测量，缺点是随着测量分辨率的提高，要求延迟线长度越来越短，当测量较大时间间隔时，延迟线数量将大大增加［8］。多相采样技术利用n 路同频率，相位均匀分布的时钟信号作为计数时钟，能够将测量分辨率提高到参考时钟Tclk的1/n，但该方法在FPGA 中实现较高倍频时会导致相移分辨率的降低，高精度测量较困难［2］。

针对以上几种方法的优缺点，本文提出了一种将脉冲计数法、相位延迟内插技术相结合的回波飞行时间测量方法，并在Xilinx Virtex 5 平台上实现了以该方法为核心的飞行时间测量系统，具有动态测量范围大，测量过程耗时短，测时精度较高等优点。

1 飞行时间测量原理

工程上为实现飞行时间测量，通常将其转换成两个脉冲信号边沿之间的时间间隔来完成，其测量原理［8］如图1所示。被测时间由3 个部分组成，1)脉冲计数法得到的参考时钟整数倍部分NTP，2)Start 信号上升沿与紧接着的参考时钟上升沿之间的时间间隔Δt1，3)Stop 信号上升沿与紧接着的参考时钟上升沿之间的时间间隔Δt2，设被测时间为t，有:

式中:TP为参考时钟周期;t 为精确的待测回波飞行时间;NTP为脉冲计数法实际测得的飞行时间。Δt2-Δt1为计数量化误差。

为提高时间测量精度，首先需要尽可能提高参考时钟频率，减小计数量化误差TP;其次是采取用一定的时间插值算法精确测量非整数部分Δt1和Δt2的大小。

图1 回波飞行时间测量原理示意图Fig.1 Schematic diagram of echo time of flight measurement

2 基于FPGA 的高精度飞行时间测量

2.1 总体设计思路

基于FPGA 的高精度回波飞行时间测量系统以脉冲计数法为基础，通过相位延迟技术实现时间插值，提高时间测量精度，系统总体框图如图2所示。

图2 基于FPGA 的高精度飞行时间测量系统框图Fig.2 System block diagram of high precision time of flight measurement based on FPGA

脉冲计数法量化误差TP取决于系统能提供的参考时钟频率，通过提高计数器时钟频率能直接提高测量精度。充分利用Xilinx FPGA 时钟资源，借助数字时钟管理/锁相环技术(DCM/PLL)将33 MHz外时钟转换成594 MHz 的高频、高稳定度、低抖动时钟，作为时间测量基准参考时钟，使得计数量化误差减小到1.683 5 ns.但是要想实现百ps 级的分辨率，其计数频率要高达GHz，信号进入微波段，不仅难以产生，准确性也无法保证，而且由于分布参数效应，GHz 的高频计数器在普通电路中不易实现。为此设计双边沿计数器，能够在不提高时钟频率的情况下将测时精度减小到计数量化误差的一半TP/2.

单一的脉冲计数法无论采取何种措施，计数量化误差总是存在。引入延迟单元对参考时钟周期做相位内插，得到n 路同频不同相的参考时钟分别驱动双边沿计数器，对含相位关系的n 路计数器输出进行数据处理，能够进一步提高测时精度。

2.2 双边沿可控计数器设计

传统计数器仅对时钟信号的上升沿或下降沿敏感，表现为单边沿触发计数。对于上升沿触发的同步计数器而言，当时钟信号clk=1 时，计数器处于计数状态;当clk=0 时，计数器处于保持状态，而下降沿触发同步计数器情况刚好相反。如果将单边沿触发的计数器分别设计成上升沿触发的偶数计数器和下降沿触发的奇数计数器，并把两个计数器并联，则两个计数器在时钟clk 的作用下交替处于计数状态和保持状态。最后，将奇、偶计数器的输出端连接至数据选择器，用clk 作为选通控制信号。这样，当clk=0 时，奇计数器处于计数状态，偶计数器处于保持状态，数据选择器输出偶计数器数据;当clk=1时，偶计数器处于计数状态，奇计数器处于保持状态，数据选择器输出奇计数器数据。于是，在clk 的控制下，输出端得到完整的计数数据。这种并联结构的计数器在clk=0、1 时都能实现计数，计数器的状态在时钟脉冲的上升沿和下降沿均可以改变，从而实现了双边沿触发计数器的功能［9］。

根据上述双边触发计数器的设计思想，在Xilinx 公司的FPGA 器件XC5VLX110T 上进行了硬件实现。仿真与硬件验证结果表明，设计的双边沿触发计数器具有正确的逻辑功能和实用价值。图3是单边沿触发同步计数器与双边沿触发同步计数器的仿真波形，图中CLK_33M 为33 MHz 时钟、CLK_594为经锁相、倍频、去抖动之后的高频时钟，Start、Stop分别为待测飞行时间的起始和终止信号，Count_S、Count_D 分别表示单边沿计数器与双边沿计数器的输出。

由图3可见，在相同时钟频率条件下，双边沿触发计数器将计数量化误差减小了一半。在594 MHz参考时钟频率下，理论测时精度达到842 ps.

图3 单边沿计数器与双边沿计数器时序仿真图Fig3 Time sequence simulation diagram of single edge counter and double edge counter

2.3 相位延迟内插技术

相位延迟内插技术就是利用一组由延迟单元构成的延迟链，将参考时钟作为基准时钟顺序延迟n-1 次，得到规律性相位顺延的n 个参考时钟集{Clk_Refi|1≤i ＜n}，n 次延迟之后，参考频率信号刚好延迟了一个周期。于是n-1 延迟后形成的n-1 个参考频率信号和原来基准频率信号形成了在一个周期内的均匀移相信号。由此可见为了满足均匀移相的要求，延迟单元的延迟时间τ要求满足

图4所示为参考时钟信号延迟16 次时的相位分布图。

(2)式是对n 个延迟单元延迟时间一致性的约束，使得每一路计数器的输出均含有参考时钟的相位信息，是减少测量误差的关键。

采用n 个双边沿计数器在相同计数控制信号(Start/Stop)作用下对参考时钟集{Clk_Refi|1≤i ＜n}分别计数，得到n 个计数值Ni，以其算术平均值作为参考频率计数值。测得飞行时间为

图4 参考时钟信号延迟16 次时的相位分布Fig.4 Phase distribution of reference clock for sixteen delay

设Δt2i，Δt1i是服从在［0，Tp)上均匀分布的随机变量，由此可得测量误差为

式中，Δτi为第i-1 延迟参考频率的量化误差，设已知Δt21，Δt11，由(2)式可得

式中，fmod(x，y)是实数求余运算，返回x/y 的余数。x，y 和返回值均为零或正实数。

将Δt1i(i=1，…，n)按从小到大顺序排列，这n个数构成公差为τ 的等差数列，数列的第1 项记为Δt11一定满足0≤Δt11＜τ，于是

将(5)式和(6)式代入(4)式，可以求得双边沿脉冲计数与相位延迟内插相结合的测时方法测量误差为

值得提出的是，双边沿脉冲计数与相位延迟内插相结合的测时方法虽然将n 次测量的计数值进行平均，但并不等同于一般的计数平均法。计数平均法连续或随机取n 个计数值后平均，因为n 次计数过程没有任何相关性，所以计算得到的飞行时间值不会有任何测量精度上的提高。

Xilinx 公司FPGA 器件XC5VLX110T 为相位延迟内插技术的实现提供了丰富的DCM 和PLL 资源，对前文得到的594 MHz 参考时钟进行16 次相位内插，即可得到一组参考时钟集{Clk_Refi|1≤i ＜16}，在Start/Stop 信号上升沿控制下同时驱动双边沿计数器计数，由(3)式即得到待测飞行时间。

16 路相位延迟内插时序仿真结果如图5所示。图中CLK_33M、Start、Stop 信号含义与图4所示相同。本设计16 路相位延迟内插技术理论测时精度达到TP/32=53 ps.

图5 16 路相位延迟内插时序仿真图Fig.5 Time sequence simulation diagram of sixteen phase delay interpolation

3 测试实验及分析

以脉冲计数与相位延迟内插相结合的高精度回波飞行时间测量方法为核心，在Xilinx 公司XC5VLX110T 器件上实现了回波飞行时间测量系统。33 MHz 外时钟条件下，以高精度数字时间调整器DG535(时间分辨率5 ps)提供标准时间间隔，进行了测试实验，实验数据摘录如表1所示。

实验结果误差分布如图6所示，设计的双边沿计数器能够准确记录待测时间间隔内高频脉冲数，脉冲计数法在33 MHz 时钟条件下，能够实现优于842 ps 的时间测量精度，被测飞行时间值越靠近计数周期Tp整数倍时测量误差越小。16 路相位延迟内插配合双边沿脉冲计数器能够实现优于55 ps 精度的时间测量。

4 结论

本文提出并实现了一种基于双边沿计数器的脉冲计数与相位延迟内插相结合的高精度飞行时间测量方法，测量精度优于55 ps.提高参考时钟频率(1/TP)以及相位延迟内插数n 均可进一步提高测量精度。

与传统飞行时间测量方法相比，该方法易于在FPGA 中实现，扩展灵活，集成度高，稳定性好，能够有效克服温度、频率稳定度等随机噪声的干扰。可广泛应用于脉冲激光或雷达测距、精密定位、导航等需要高精度测量时间间隔的领域。

表1 高精度飞行时间测量系统实验测试数据摘录Tab.1 Test data extract for high precision time of flight measurement system experiment

图6 测量结果误差分布Fig.6 Measurement error distribution of test result

References)

［1］ 董明荣，许学忠，张彤，等.空中炸点三基阵声学定位技术研究［J］.兵工学报，2010，31(3):343-349.DONG Ming-rong，XU Xue-zhong，ZHANG Tong，et al.Research on three-array acoustic localization technology for the aerial blast points［J］.Acta Armamentarii，2010，31(3):343-349.(in Chinses)

［2］ 宋建辉，袁峰，丁振良.脉冲激光测距中高精度时间间隔的测量［J］.光学精密工程，2009，17(5):1046-1050.SONG Jian-hui，YUAN Feng，DING Zhen-liang.High precision time interval measurement in pulsed laser ranging［J］.Optics and Precision Engineering，2009，17(5):1046-1050.(in Chinses)

［3］ 孙杰，潘继飞.高精度时间间隔测量方法综述［J］.计算机测量与控制，2007，15(2):145-148.SUN Jie，PAN Ji-fei.Methods of high precision time-interval measurement［J］.Computer Measurement ＆ Control，2007，15(2):145-148.(in Chinses)

［4］ Bowman M J，Whitehead D G.A picosecond timing system［J］.IEEE Transactions on Instrumentation and Measurement，2007，26(2):153-157.

［5］ Chande P K，Sharma P C.Ultrasonic flow velocity sensor based on picosecond timing system［J］.IEEE Transactions on Industrial Electronics，1986，33(2):162-165.

［6］ Szplet R，Kalisz J，Szymanowski R.Interpolating time counter with 100 ps resolution on a single FPGA device［J］.IEEE Transactions on Instrumentation and Measurement，2000，49(4):879-883.

［7］ Zieliński M，Chbaerski D，Grzelak S.Time-interval measuring module with short dead-time［J］.Metrology and Measurements Systems，2003，X(3):241-251.

［8］ Zieliński M.Review of single-state time-interval measurement modules implemented in FPGA devices［J］.Metrology and Measurement Systems，2009，XVI(4):641-648.

［9］ 谢建华，叶卫东，韩跃峰.双边沿触发计数器的设计和应用［J］.兵工自动化，2006，25(4):71-72.XIE Jian-hua，YE Wei-dong，HAN Yue-feng.Design and application of double edge trigger counter［J］.Ordnance Industry Automation，2006，25(4):71-72.(in Chinese)