基于地址映射的NAND Flash控制器设计

徐 磊，王保成

（1.中国科学院 空天信息创新研究院，北京 100094；2.中国科学院大学 航空宇航学院，北京 100049）

0 引言

NAND Flash是一种具有存储密度高、功耗低、读写速度快等优点的非易失性存储器，被广泛应用于消费类电子、汽车、航空航天等领域［1-3］。NAND Flash 具有以下特点：1）读、写、擦除过程中可能会因为比特位翻转出现坏块［4］；2）每个存储单元块的擦除、写入次数达到上限后单元块会失效［5］，因此需要有效的数据管理方法实现对NAND Flash的读写控制。

NAND Flash的控制方法通常可以分为基于文件系统控制法和直接控制法［6］。第一种方法通过移植文件系统实现对NAND Flash的读写控制，如文献［7］使用FAT 文件系统＋FAST 闪存转换层算法构建了NAND FALSH 存储系统；文献［8］则通过YAFFS文件系统实现了星载固态存储器的数据管理。这种方法的优点可以实现存储数据的高效统一管理，具备完整的数据分区、坏块管理、磨损均衡功能；缺点是需要移植嵌入式操作系统，对硬件资源要求较高。第二种方法通过直接给出控制指令和地址对NAND Flash进行读写控制，如文献［9 -10］基于FPGA使用直接控制的方法实现了NAND Flash 控制器；文献［1］、［11］同样采用直接控制的方式，将待存储数据按顺序写入Flash存储块，实现了一种双Flash数据存储系器。直接控制法的优点是操作简单，无需使用操作系统；缺点是遇到坏块通常采用直接跳过的方式，缺乏坏块管理机制，且每次上电复位后均从原始地址块进行擦写［6］，容易造成存储块磨损失衡。

由以上分析可知，基于文件系统控制法和直接控制法各有优劣。考虑到传统的嵌入式数据采集系统，如文献［12］设计的气象数据采集系统，文献［13］设计的星载数据采集中系统中，对NAND Flash采用直接控制法，缺乏有效的数据管理方式，而采用基于文件系统控制法会带来硬件要求的提高和软件设计复杂度的提升。因此本文提出一种两层地址映射的方式对NAND Flash 进行读写控制，第一层地址映射将逻辑地址按顺序映射到中间逻辑地址，实现存储块的均衡使用，第二层映射通过坏块监测和好块替换坏块的方式建立坏块映射表，将中间逻辑地址映射到物理地址，实现坏块管理。使用地址映射方法，设计了一款NAND Flash控制器。基于地址映射方式的NAND Flash控制器不需要移植文件系统，操作过程简单，解决了嵌入式数据采集系统中NAND Flash的坏块管理问题以及存储块均衡使用问题，提升了系统的可靠性。

1 地址映射方法原理

1.1 方法核心思想

闪存转换层（FTL）是固态硬盘的核心部件，FTL 的存在让用户可以像磁盘一样使用固态硬盘［14］。FTL 的一大功能是实现逻辑地址到物理地址的映射，根据映射尺度，FTL 映射方式又分为块映、页映射、混合映射等。当NAND Flash运用于嵌入式数据采集系统中，由于采集的数据具有数量大、连续性高的特点，因此本文借鉴FTL 块映射方式，通过特定的算法将存储块逻辑地址映射到物理地址，解决NAND FLASH 坏块问题和磨损失衡问题；并且通过地址映射的方式，使得NAND FLASH 存储块地址对于上层驱动和应用完全透明，也方便了嵌入式软件设计。考虑到坏块管理和磨损均衡对于地址转换需求的差异性，因此将地址映射过程分为两个层次，第一层映射用于均衡存储块的磨损，第二层映射用于处理坏块问题，其过程如图1所示。其中中间逻辑地址为串联一、二层映射关系的中介地址，当没有出现坏块时，中间逻辑地址等于物理地址。Table＿WL（tableofwear leveling）和Table＿BM（tableof badblock management）分别为两层映射的地址关系表，这两张地址映射信息表的建立与维护是地址映射的方法的核心。

图1 地址映射方法过程

1.2 第一层地址映射信息表的建立与维护

Table＿WL 是第一层地址映射信息表，用于将逻辑地址映射到中间逻辑地址，实现磨损均衡。

考虑到数据采集系统中，采用直接控制法进行NAND FLASH 读写控制时，数据存储过程具有以下特点：

1）不同类型的数据存储在初始地址不同的连续存储块中，每次上电时均从初始地址进行数据擦写操作，且每次写入数据的大小不确定，因此会出现频繁被擦写的 “热块”和很少被擦写的“冷块”，不同存储块擦写次数差异的增大可能会导致NAND Flash寿命的减小［15］。

2）数据采集系统单次上电操作不会对已写入数据的存储块进行重复的擦写操作。

基于以上特点，让系统按照第1 号存储块—第N（N表示存储块最大地址）号存储块的顺序循环向NAND FLASH 写入数据，可以使每一个存储块具有相同的机会被使用，由此建立第一层地址映射关系。

记逻辑地址的范围为1～N，逻辑地址n（1≤n≤N）对应的中间逻辑地址为Temp＿Addr（n）。记一次数据采集存储过程中，逻辑地址最后一次映射得到的中间逻辑地址为Last＿Temp＿Addr，初次上电启动时Last＿Temp＿Addr赋值为N。记初次上电启动标志为Flag，当Flag为1时表示系统是第一次上电启动。Table＿WL的建立和维护过程如下：

1）上电启动，读取启动标志Flag，进行Table＿WL初始化：

其中：Read＿Table＿WL（n）表示通过读取前一次上电结束时保存的Table＿WL地址映射信息，得地址到的逻辑地址n对应的中间逻辑地址。

2）控制器对逻辑地址为n的存储块发出擦：

除指令时更新逻辑地址和中间逻辑地址的映射关系：

3）完成数据存储后，将反映第一层地址映射信息关系的Table＿WL、Last＿Temp＿Addr以及启动标志Flag记录到非易失性存储器中。

1.3 第二层地址映射信息表的建立与维护

Table＿BM 是第二层地址映射信息表，用于将中间逻辑地址映射到物理地址，实现坏块管理功能。针对NAND Flash使用过程中出现的坏块，常用的坏块管理方法有直接跳过法和坏块替换法，前一种方法会使得逻辑地址和物理地址的映射关系变得混乱［16］，因此使用好块替换坏块，该方法可以分为坏块识别以及坏块替换两个步骤。

NAND Flash坏块分为出厂时自带的坏块和使用过程中产生的坏块，前者可以通过读取每一个存储块的坏块标记位进行区分，后者需要使用ECC（error checkingand correction）码对存储数据进行校验。常用的ECC 码有汉明码、BCH（Bose-Chaudhuri-Hocquenghem）码、LDPC（low density parity check）码等，不同校验码有着不同的校验和纠错能力，当错误超出ECC 纠错能力范围时判定出现坏块［17］。坏块替换需要预留一定数量的好块，当正在使用的存储块被判定为坏块时，采用预留的好块替换掉坏块，并记录坏块与好块的地址映射关系，实现坏块管理功能。预留好块的数量需要根据芯片实际参数进行设置，通常NAND Flash 使用过程中可能出现的坏块数量不超过2%［16］。第二层地址映射关系本质就是使用好块地址替换坏块地址。

记中间逻辑地址为m（1≤m≤N），中间逻辑地址对应的物理地址为Phy＿Addr（m），物理地址的范围为1～P。预留一定数量的存储块用于替换使用过程中可能出现的坏块，预留存储块的地址范围为（N＋1）～P，占总存储块数量的2%。记一次数据采集存储过程中，最后用于替换坏块的保留块地址为Last＿Res＿Addr，初次上电启动时设置Last＿Res＿Addr为N；Table＿BM 的建立以及维护过程如下：

1）上电启动，读取启动标志Flag，进行Table＿BM初始化，若Flag为1，代表初次启动，则遍历前N个存储块的坏块标记位；若Flag为0，则直接读取上次上电结束时保存的Table＿BM 信息：

其中：Read＿Table＿BM（m）表示通过读取前一次上电结束时保存的Table＿BM 地址映射信息，得到的中间逻辑地址m对应的物理地址。Bad＿Block（m）表示初始化读取第m个存储块的坏块标记位的结果，为1表示坏块，为0表示好块。

2）当控制器对中间逻辑地址为n的存储块进行擦除、读、写操作时，逻辑地址经过两层地址映射得到的物理地址块被判断为坏块时，更新中间逻辑地址和物理地址的映射关系：

3）一次上电完成数据存储后，同样将反映第二层地址映射信息关系的Table＿BM 以及Last＿Res＿Addr记录到非易失性存储器中。

2 NAND Flash控制器设计

基于两层地址映射方法，本文设计了一款NAND Flash控制器，并运用于某型浮空器的传感器数据采集系统中，用于控制片外NAND Flash进行实验数据存取。传感器数据采集系统主控芯片采用ZYNQ7020，下面介绍NAND Flash控制器的设计过程。

2.1 系统结构设计

NAND Flash控制器整体结构如图2所示。控制器的主体功能基于ZYNQ 的PL（programable logic）端实现，ZYNQ的PS（processing system）端向PL端的控制器发送控制指令，实现对片外NAND Flash的控制。片外NAND Flash使用Micron公司的MT29F2G08ABAEAH4，芯片共有2 048个存储块，每块64页，每页2 048＋64字节，总存储容量2Gb，I／O接口为异步模式，具备内部硬件ECC功能。

图2 NAND Flash控制器结构图

PL端NAND Flash控制器由寄存器配置模块、时序逻辑控制模块、地址映射模块以及DMA 数据传输模块4个部分构成。PS端通过寄存器读写模块发送控制指令，读取PL端NAND Flash控制器工作状态。时序逻辑控制模块根据NAND Flash接口时序要求，驱动NAND Flash控制和数据信号。地址映射模块根据两层地址映射的原理，更新地址映射信息表Table＿WL以及Table＿BM，完成逻辑地址到物理地址的映射，实现磨损均衡和坏块管理的功能。DMA数据传输模块采用DMA 的方式实现PS端与PL 端的数据搬运，并通过乒乓操作的方法提高数据传输效率。

2.2 寄存器读写模块设计

寄存器读写模块用于PS端对PL 端NAND Flash控制器的控制寄存器、状态寄存器等进行访问。各寄存器的定义如表1所示。

表1 NAND Flash控制器寄存器定义表

PS端通过对命令寄存器发送相应指令码，控制NAND Flash控制器执行相应操作。本文设计的NAND Flash控制器共有6种操作，每种操作对应的指令编码如表2所示。

表2 NAND Flash操作指令码

地址寄存器用于指定NAND Flash读写等操作的目标地址，包括列地址和行地址，其中行地址又分为页地址和块地址。PS端向命令寄存器写入指令编码前，需要先向地址寄存器写入目标地址。状态寄存器用于指示每一种操作的执行状态，PS端通过读状态寄存器判断每一种操作成功或失败。ID寄存器1和ID 寄存器2用于保存读ID 操作读取的NAND Flash芯片40位ID号。

本文设计的NAND Flash控制器支持中断的工作方式，每执行完一种操作就会产生中断信号，中断信号连接至PS端，PS端响应中断后可通过读状态寄存器消除中断。中断使能寄存器用于配置每一种操作是否启用中断。

PS端通过AIX＿LITE接口读写寄存器，实现对PL端NAND Flash控制器的使用。这种方式便于应用层程序对NAND Flash的控制，也易于PL端进行后续功能的扩展。

2.3 地址映射模块设计

地址映射的过程需要以映射前的地址为索引，通过查询映射关系表，得到映射后的地址。地址映射的过程符合RAM（random access memory）的工作方式，即以地址为索引访问存储内容。BRAM（block RAM）是FPGA 内嵌的存储资源，具有延迟周期确定、不占用逻辑资源的优点，因此采用BRAM 存储Table＿WL 以及Table＿BM 的地址映射信息，并通过对BRAM 的读写实现地址映射信息的更新。

考虑到使用的NAND Flash芯片共有2 048个存储块，为了预留约2%的存储块用于替换坏块，设定逻辑地址和中间逻辑地址的范围为1～2 008，物理地址范围为1～2 048。分别使用两个位宽为11比特，深度为2 048的BRAM 存储两层地址映射信息表，具体存储方式如图3所示。RAM＿WL存储第一层地址映射信息，其中地址0保存单次上电结束时，逻辑地址进行最后一次映射得到的中间逻辑地址Last＿Temp＿Addr；地址1～2 008保存逻辑地址对应的中间逻辑地址Temp＿Addr（1）～Temp＿Addr（2 008）。RAM＿BM 存储第二层地址信息，地址0保存着单次上电结束时，最后一次用于替换坏块的保留块地址；地址1～2 008保存中间逻辑地址对应的物理Phy＿Addr（1）～Phy＿Addr（2 008）。

图3 地址映射信息存储图

第二层地址映射用于实现坏块管理，需要对芯片出厂时带有的坏块和使用过程中产生的坏块进行判断。系统使用的NAND Flash 芯片每一个存储块首页的空闲区域（spare area）都有出厂坏块标志，当读取坏块标志为0x00时，表示此存储块为坏块［18］。对于NAND Flash使用过程中出现的坏块，需要使用ECC 校验码进行判断。本文采用NAND Flash芯片内部带有的硬件ECC功能，该ECC具有每512字节5比特错误检测、4比特错误纠正的能力。在每次使用前，需要发送相应指令使能芯片内部ECC 功能。在使用过程中，每完成一次读、写、擦除操作后，通过读取芯片执行状态（operation status）来判断是否出现坏块。通过使用芯片内部硬件ECC 功能，可以减少PL 端逻辑资源的消耗，降低NAND Flash控制器设计的复杂度。

由于系统掉电后RAM 存储的信息会丢失，需要在系统上电结束前将RAM＿WL和RAM＿BM 保存到非易失性存储器中。非易失性存储器可以选择在主控芯片外增加一小容量存储芯片，如E2PROM［19］、非易失性随机铁电存储器［6］等。由于系统使用的NAND Flash在使能内部ECC 进行存储数据保护的前提下，可以保证第0号存储块数据的正确性。因此在系统掉电前将RAM＿WL和RAM＿BM 的信息存入NAND Flash芯片的第0块中，在实现地址映射信息掉电不丢失的同时，避免了增加存储芯片带来的硬件资源消耗。

RAM＿WL和RAM＿BM 的上电初始化过程以及掉电前存入NAND Flash第0块的过程需要对NAND Flash进行读写，这两个过程分别由时序逻辑控制模块的初始化功能和信息存储功能实现。地址映射模块使用状态机的方式进行设计，状态转移如图4所示。根据前文所述地址映射方法原理，地址映射模块工作过程如下：1）对NAND Flash进行擦除操作时，时序逻辑控制模块发出S＿Map＿E信号，地址映射模块更新RAM＿WL 信息，然后以逻辑地址为索引访问RAM＿WL得到对应的中间逻辑地址，再以中间逻辑地址为索引访问RAM＿BM 得到物理地址。2）对NAND Flash进行读、写操作时，时序逻辑控制模块发出S＿Map＿WR 信号，地址映射模块通过读RAM-BM 和RAM＿WL得到逻辑地址对应的物理地址。3）对NAND Flash进行读、写、擦除操作过程中出现坏块时，时序逻辑控制模块发出Bad＿Block信号，地址映射模块更新RAM＿BM 信息。

图4 地址映射模块状态转移图

2.4 时序逻辑控制模块设计

NAND Flash时序逻辑模块用于实现NAND Flash读写等操作的复杂时序逻辑控制，实现对NAND Flash的直接驱动。片外NAND Flash与PL 端控制器的连接采用标准ONFI协议，主要控制信号包含片选信号CE、命令锁存信号CLE、地址锁存信号ALE、写使能信号WE 以及读使能信号RE，另外有8位数据、命令、地址分时复用的IO 信号［20］。NAND Flash各种操作的时序主要由异步地址输入、异步命令输入、异步数据输入、异步数据输出四种总线操作模式构成，不同模式对应的控制信号变化如表3所示。

表3 控制信号状态表

根据不同总线操作模式下控制信号的变化，NAND Flash读写时序如图5、图6所示。为了实现NAND Flash不同操作的时序驱动需求，采用有限状态机的方法进行控制逻辑设计［21］，其中状态机状态转移如图7 所示。基于NAND Flash的控制需求，状态机实现了读页、页编程、擦除等基本控制操作，以及初始化操作和信息存储操作的时序控制。其中初始化和信息存储操作分别用于地址映射信息的加载和存储。根据图7的状态转移过程，不同操作的流程如下：

图5 NAND Flash页编程操作时序图

图6 NAND Flash读页操作时序图

图7 时序逻辑控制模块状态转移图

1）读页操作：首先通过地址映射模块得到物理地址，接着发送读命令和读地址，等待R／B（忙闲信号）信号拉高后发出读状态命令。通过状态编码判断读页操作是否成功，若成功则读取一页数据，若失败则通知地址映射模块更新RAM＿BM 信息。

2）页编程操作：通过地址映射得到待写存储块的物理地址，接着发送写命令和写地址，并写入一页数据。之后等待R／B信号拉高，发出读状态命令来判断写页操作是否成功，若失败则通知地址映射模块更新RAM＿BM 信息。

3）擦除操作：通过地址映射模块得到物理地址，发送擦除命令和地址，等待R／B 信号拉高，发出读状态命令来判断擦除操作是否成功，若失败则通知地址映射模块更新RAM＿BM 信息。

4）初始化操作：发送复位命令复位NAND Flash 芯片，接着通过Set＿Feature命令启动NAND Flash内嵌硬件ECC功能。读取初次启动标志Flag判断初始化方法，如果是初次使用，遍历第1～2 008个存储块的坏块标志位进行RAM 表初始化；若非初次使用，读取NAND Flash第0块存储的地址映射信息，将信息写入RAM ＿WL 和RAM＿BM。系统每次上电使用NAND Flash之前，都需要进行初始化操作。

5）信息存储操作：发送写命令和写地址，读取RAM＿WL以及RAM ＿BM 的信息并写入NAND Flash，最后写入初次启动标志Flag，完成地址映射信息存储。系统每次掉电之前，都需要进行信息存储操。

2.5 DMA数据传输模块设计

基于NAND Flash的结构，通常将数据按页为单位进行写入和读出［20］。将数据写入NAND Flash进行存储的过程中，首先将待写入数据从PS端搬运到PL 端的缓存中，等待缓存满一页数据后PS端发出页编程操作指令，写入数据；读取NAND Flash存储数据的过程中，PS端首先发送读页操作指令，将数据读到PL端的缓存中，完成一页数据读取后，需要将数据搬运到PS端用于后续处理。对于PS端与PL 端之间大容量数据的搬运，采用DMA（direct memory access）的方式可以提高PS端CPU 的工作效率。

采用Xilinx的AXI＿DMA 控制器IP核实现数据搬运。系统中PS端挂载DDR3芯片作为运行内存，因此DMA 控制器实现的是内存与PL 端缓存之间的数据搬运。AXI＿DMA 控制器共有三种数据通道，每种通道的作用如下：1）S＿AXI＿LITE通道，使用AXI＿LITE接口协议，连接到PS端的M＿AXI＿GP接口，用于DMA 控制器的功能配置以及初始化；2）M ＿AXI＿MM2S 通道、M ＿AXI＿2SMM 通道，均使用AXI＿FULL接口协议，连接到PS端的M＿AXI＿GP接口，可通过M ＿AXI＿GP 接口直接访问内存，分别用于从内存中读出数据和向内存写入数据；3）S＿AXIS＿S2MM 通道、M ＿AXIS＿MM2S 通道，使用AXI＿STREAM 接口协议，连接到PL 端缓存，分别用于从缓存中读出数据和向缓存写入数据。考虑到设计中使用的NAND Flash芯片一页大小为2 048字节，采用位宽为8比特，深度为2048的FIFO 作为读写缓存，并将FIFO 接口设置为AXI＿STREAM 形式。

DMA 控制器写满一页缓存的速度快于将一页缓存的数据写入NAND Flash的速度，将一页数据从NAND Flash读到缓存中的速度慢于DMA 控制器将一页缓存数据写到内存的速度，为了平衡缓存读写端口的速度差异，采用乒乓操作的方式。对于页编程和读页操作，设置两个大小相同的缓存，分别为WFIFO＿1、WFIFO＿2以及RFIFO＿1、RFIFO＿2。当DMA 控制器向其中一个WFIFO 写入数据时，时序逻辑控制模块可以将数据从另外一个WFIFO 中读出并写入NAND Flash中；当时序逻辑控制模块从NAND Flash读出一页数据并存入其中一个RFIFO 中，DMA 控制器可以将另一RFIFO 的数据读出。为了实现数据读写时的乒乓操作，需要控制读写缓存FIFO 的切换。FIFO 接口使用AXI＿STREAM 协议，AXI＿STREAM 协议的TLAST信号拉高表示一次数据传输完成，因此通过检测TLAST 信号的上升沿变化来控制缓存接口的切换，具体电路结构如图8所示。

图8 读写缓存切换电路图

3 系统仿真与测试

3.1 仿真分析

3.1.1 仿真环境

基于Vivado 平台，编写Testbench 对PL 端NAND Flash控制器功能进行测试，仿真测试模块功能划分如图9所示。其中DUT（Design Under Test）为待测模块，即PL端NAND Flash 控制器；NAND Flash MODEL 采用Micron公司提供的MT29F系列Verilog仿真模型，能够模拟MT29F2G08ABAEAH4 型NAND Flash 的 功 能；CTRL（Control）模块用于模拟PS端发送控制指令；BRAM 模块用于保存NAND Flash控制器待发送数据和读取数据。

图9 测试模块图

3.1.2 功能仿真

NAND Flash控制器功能仿真如图10所示，仿真过程中各信号定义如下：

图10 功能仿真图

1）NAND Flash 控制信号：ce、ale、cle、re、we、rb、Flash＿data＿io。

2）RAM 表读写控制信号：包括RAM ＿WL ＿we、RAM ＿WL ＿addr、RAM ＿WL ＿din、RAM ＿WL ＿dout、RAM ＿BM ＿we、RAM ＿BM ＿addr、RAM＿BM＿din、RAM＿BM＿dout。

3）地址信号：包括Logic＿Addr（逻辑地址）、Temp＿Addr（中间逻辑地址）、Phy＿Addr（物理地址）。

图10（a）为地址映射信息初始化过程，遍历NAND Flash 的出厂坏块标志位，进行地址映射信息表RAM ＿WL 和RAM＿BM 的初始化。仿真过程中，为了模拟芯片出厂时带有坏块的情况，设置NAND Flash第50号存储块和第1 000号存储块的坏块标志位为0x00。RAM＿BM初始化过程如下：控制器发送读取每一个存储块首页的空闲区域的命令（如区间A、B表示读第1号存储块的坏块标志），若检测出坏块（如区间C、D 所示），采用保留区的存储块替换坏块，并将好块—坏块的映射关系写入RAM＿BM 中。RAM＿WL初始化过程中始终将逻辑地址映射到的中间逻辑地址设置为“1”。

图10（b）为NAND Flash控制器进行擦除、页编程、读页操作仿真，三种操作的逻辑地址均设置为 “2”。区间A 为块擦除过程，地址映射模块通过访问RAM＿WL 得到中间逻辑地址为“1”，并更新RAM＿WL 的信息，接着以中间逻辑地址为索引访问RAM＿BM 得到物理地址为“1”，并向第1号存储块发出擦除命令。区间B、C 分别为页编程、读页过程，首先通过地址映射模块得到实际物理地址为“1”，并向第1号存储块发出编程命令和读命令。

为了测试突发坏块的情况，对物理地址为 “1”的存储块进行编程操作时，设置读取操作状态结果为失败，即出现突发坏块，仿真过程如图10（c）所示。NAND Flash控制器向物理地址为“1”的存储块发出编程指令（如区间A所示）。完成存储数据发送后，读取操作状态为0xe1（如区间B所示），表示编程操作失败，待编程的存储块为坏块。地址映射模块更新RAM ＿BM，使用保留区的好块地址“2010”替换坏块地址“1”，实现坏块管理功能。

为了验证基于地址映射方法实现的磨损均衡功能的有效性，模拟数据采集系统的工作情况，每次从初始地址开始，向一定数量的存储块写入数据。为了覆盖足够数量的存储块，每次写入存储块的数量占NAND Flash总容量的90%～100%，重复写入数据1万次。分别使用地址映射方法和直接控制法写入数据，NAND Flash存储块磨损情况如图11所示。由仿真结果可见，相较于直接控制法，地址映射方法能够更为均匀地擦除存储块。这是因为每次进行数据写入时，地址映射方法将逻辑地址映射到序号递增的物理地址中，避免了序号靠后的存储块较少被写入数据的情况，达到存储块均衡使用的目的。

图11 NAND Flash存储块磨损情况

3.2 板级测试

将设计的NAND Flash控制器应用于某型浮空器的传感器数据采集系统，该系统通过多路串口、SPI接口和AD接口实时获取压差传感器、温度传感器和电源电压数据，并存入NAND Flash中，系统程序基于裸机执行。为了验证NAND Flash控制器功能的正确性，在系统工作过程中，将以下信息通过串口发送到PC 端存储：1）存入NAND Flash的传感器数据；2）NAND Flash擦除、编程操作的逻辑地址和物理地址；3）NAND Flash擦除、编程操作的完成情况。PC端接收到的部分数据如图12所示。数据采集完成后，将NAND Flash中存储的实验数据读出并与之前实时存储的数据进行对比，并统计每个存储块的擦除次数。

图12 PC端串口接收数据图

经过多次实验测试，数据采集系统写入NAND Flash的数据与从NAND Flash读出的数据均保持一致，存储块最大擦次数与最小擦除次数之差始终为1。实验过程中未出现坏块，模拟坏块出现情况，对第1号存储块进行编程操作时设置编程状态为失败，经测试NAND Flash控制器能够使用保留区好块地址代替坏块地址。由此验证了基于地址映射方法的NAND Flash控制器可以在嵌入式数据采集系统得到正确使用。

4 结束语

本文提出了一种基于地址映射的NAND Flash控制方法，通过建立、维护、查询逻辑地址到物理地址的映射信息表，实现嵌入式数据采集系统中NAND Flash的坏块管理和磨损均衡功能。相比于使用文件系统的NAND Flash控制方法，对硬件资源要求更低，更为简单。基于地址映射方法，本文设计了一款NAND Flash控制器，仿真和实际应用测试结果表明，控制器能够管理出厂坏块和突发坏块，均衡每个存储块的负载，提高系统的可靠性，在嵌入式数据采集领域具有一定的应用价值。