铜合金自形成阻挡层制备及其性能研究

王晓铖，曹菲，南泽昊

杭州电子科技大学 电子信息学院，浙江 杭州 310018

如今电子元件不断追求微型化，器件尺寸从2012年的22 nm不断缩小到2014年的14 nm、2016年的10 nm、2018年的7 nm和2020年的5 nm[1]。自130 nm技术节点以来，铜以其优良的低电阻率和电迁移电阻代替铝成为互连材料的主流[2-4]。铜具有电阻率较低、抗应力强、抗迁移能力强等特点，因此是绝佳的互连材料。但铜也有明显的缺点：与其他金属相比铜原子的扩散能力强[5]，铜在相当低的温度下扩散到衬底而严重影响器件性能[6-7]。通常会插入阻挡层来解决铜的扩散问题，然而，随着特征尺寸的减小，要求阻挡层的厚度也要随之减小。传统的薄膜生长技术很难实现制备极薄且均匀的有效阻挡层，因此新型的阻挡层自形成技术被广泛研究。为找到合适的合金元素已经进行了大多数研究工作，困难在于寻找合适的元素以形成热稳定的阻挡层同时保证较低的互连电阻率[8]。本文通过直流磁控溅射在衬底上淀积一层铜钒合金薄膜，由于铜具有较高的抗电迁徙能，故经过退火处理后铜合金中的钒元素将自行扩散至合金薄膜和衬底硅间交界处聚集，钒元素在界面处聚集形成薄膜能够有效阻止铜与硅之间相互扩散。这个方法中铜合金薄膜的性质和铜互连结构体系性质密切相关，影响溅射出的合金薄膜的结构和性能的制备参数有许多。因此，寻找最佳的制备参数便是制备合金薄膜阻挡层的重要问题。本文研究溅射功率、溅射气压、靶基距对合金薄膜及互连体系性能的影响。

1 实验材料准备与测试方法

1.1 样品制备

本实验采用真空磁控溅射技术。薄膜溅射是在以SiO2/Si作为衬底、掺杂2at.%钒的铜合金为靶材，以惰性气体氩气为保护气体下制备的。衬底是由单晶硅片去除油污、有机物，用稀释的HF酸去除氧化层并清洁吹干后氧化生长一层80 mm的氧化层SiO2。溅射前应先将溅射室气压抽至1×10-5Pa以下，并通入保护气体氩气至溅射室内气压达到所需气压值，设置溅射功率和靶材、基片两者间距离到实验所需数值。预溅射一段时间去除靶材表面油污，同时保证衬底洁净。薄膜制备完成后进行退火处理，退火过程中要保证真空度在1×10-3Pa左右，以防止铜合金薄膜的二次氧化。

1.2 测试方法

采取控制制备参数变量分别制备不同的铜钒合金薄膜，退火后分别通过X射线光电子能谱仪XPS分析各元素纵向成分占比、四探针法测量电阻率、制备MOS结构并测量其伏安特性曲线判断漏电情况这3种方法来对Cu(V)薄膜和Cu(V)/SiO2/Si结构的阻挡扩散性能进行研究，从而寻找最佳制备铜合金薄膜的参数。其中通过XPS分析Cu(V)/SiO2/Si结构体系中各元素纵向成分占比，观察是否在界面发生钒元素聚集现象，同时铜与硅是否发生相互扩散来判断阻挡性能；采用四探针法测量Cu(V)/SiO2/Si结构体系的电阻率，若铜与硅之间发生扩散形成Cu3Si，会导致Cu(V)/SiO2/Si体系电阻率迅速升高，因此可以根据电阻率判断薄膜阻挡效果；铜元素扩散进入衬底中会导致SiO2/Si层可以导电，因此MOS结构测量伏安特性曲线检测Cu(V)/SiO2/Si体系的漏电情况可以判断阻挡层性能的优劣。

2 结果与讨论

2.1 制备参数对Cu(V)/SiO2/Si体系的纵向成分的影响

图1～图3分别为不同溅射气压、溅射功率和靶基距下制备的合金薄膜经400℃退火后由XPS分析出的各元素纵向成分占比。图1在溅射气压较低或较高时钒元素在铜与硅间都不会发生明显的聚集，说明掺杂元素钒未在铜合金薄膜与衬底交界形成阻挡薄膜。同时可以看出有较多的铜元素扩散到二氧化硅层，由此表明此时薄膜并未形成有效的阻挡层。当溅射气压0.5 Pa、溅射时间1 100 s左右时钒元素明显聚集，由溅射时间可知此时处于SiO2层表面。同时由元素占比可以看到明显的界限，表明该条件下铜与衬底之间扩散极低，薄膜的阻挡性能优秀。

图1 不同溅射气压下Cu(V)/SiO2/Si体系退火后各元素纵向成分占比

图2显示在溅射功率为60 W、120 W时，铜合金与衬底界面处均未发生明显的钒元素聚集，铜与硅发生相互扩散，所以在这2种功率下，均未形成有效的扩散阻挡层。这是由于低溅射功率导致到达衬底的粒子数量少概率较低，同时到达衬底时的能量较低[9]，高溅射功率下到达衬底时粒子能量高，容易二次溅射因而薄膜疏松易扩散。而当溅射功率为90 W时，钒在铜与硅界面间聚集，铜与硅之间未发生相互扩散，由此表明该体系形成了有效的扩散阻挡层，该阻挡层性能优秀。

图3显示当靶基距为40 mm、80 mm时，铜元素的纵向占比均较大，且有较多扩散到了二氧化硅层，同时合金元素钒在铜膜与硅边界未发生明显的聚集，由此可见形成的薄膜性能较劣；而当靶基距为60 mm时，掺杂元素钒在铜合金与二氧化硅界面处发生明显的聚集，钒元素的聚集有利于阻止铜扩散进入衬底中。

图3 不同靶基距下Cu(V)/SiO2/Si体系退火后各元素纵向成分占比

2.2 制备参数对Cu（V）薄膜电阻率的影响

图4～图6为溅射气压、溅射功率、靶基距随退火温度升高铜钒合金薄膜的电阻率的变化曲线。图4中在不同的溅射气压下退火温度为常温时，电阻率分别为8.5 μΩ·cm、7.9 μΩ·cm和9.4 μΩ·cm，均远大于纯铜薄膜的电阻率。这是由于钒掺杂形成有缺陷晶格结构，使得电阻率偏高。当溅射气压较低时，单位体积内氩原子数量少导致溅射出的粒子不易与其碰撞，粒子能量损失少。到达衬底时能量过高造成二次溅射，损坏薄膜完整性导致表面粗糙，由于肖特基势垒作用使得电阻率增大。随着溅射气压增大，单位体积内氩原子的数量增多，溅射粒子容易与氩原子发生碰撞，到达衬底能量减少使薄膜均匀，电阻率减少；当溅射气压过高时，沉积原子到达衬底时能量过低，薄膜晶粒尺寸小，裂纹和孔洞等缺陷增加[10]。晶粒细化及缺陷均导致对电子输运过程中散射增加，使薄膜电阻率增加，因此希望溅射气压尽量小[11]。随着退火温度的增加，合金薄膜的结构中的缺陷弥补，钒元素析出使得铜钒合金薄膜掺杂元素钒含量降低从而电阻率降低。在溅射气压为0.1 Pa和0.9 Pa，退火温度过高会使铜与衬底硅间发生较轻扩散，形成了少量Cu3Si，因此电阻率会略微上升。

图4 不同溅射气压下铜钒薄膜电阻率

图5中溅射功率为60 W时，由于功率过低，溅射出的粒子到达衬底时能量低、速率缓慢导致沉积速率慢、结构疏松、孔洞较多等问题。结构疏松和孔洞多使得钒元素进入铜薄膜导致合金电阻率升高；溅射功率增加，到达衬底表面的粒子能量增大、速率升高，高的形核速率易于形成细密的薄膜组织，因此有益于得到细密的晶体和光滑的表面[12]，此时的电阻率最低；当溅射功率过高时，到达衬底时会造成二次溅射，破坏合金薄膜的致密性导致表面粗糙，由于肖特基势垒的作用使得电阻率增大。随退火温度的增加，钒元素从薄膜析出使得薄膜掺杂元素钒含量降低从而电阻率降低。因此在溅射功率为90 W时，且退火温度在400 ～500 ℃下形成最优的阻挡层。

图5 不同溅射功率下铜钒薄膜电阻率

图6显示在常温下，当靶基距为40 mm时，溅射出的铜原子运动距离过短，其与氩原子的非完全弹性碰撞次数较少，能量损失不多，到达衬底时仍有足够能量造成二次溅射，损坏薄膜的致密性导致有较多钒掺杂从而电阻率升高；靶基距增加，溅射出的铜原子运动时间、距离增加，其与氩原子发生非完全弹性碰撞几率增加，到达衬底时的能量减小、速率降低，沉积出的薄膜致密。在60 mm靶基距下达到最小电阻率7.9×10-6Ω·cm。靶基距过高会使到达衬底时能量过低，造成沉积的合金薄膜疏松，铜薄膜中会掺杂较多的钒元素，导致电阻率升高。随着退火温度的增加，钒元素从薄膜析出使得薄膜掺杂元素钒含量降低导致电阻率降低。当退火温度大于400 ℃，靶基距分别为40 mm、80 mm时，由于薄膜的性能较劣，导致铜与衬底间发生轻微扩散，电阻率升高。

图6 不同靶基距下铜钒薄膜电阻率

2.3 制备参数对Cu（V）薄膜电阻率的影响

不同条件下制备的Cu(V)/SiO2/Si体系薄膜经退火后不同程度的铜元素会扩散进入SiO2/Si中，形成Cu3Si，SiOx/Cu3Si/Cu电极具有较高的反应活性和更好的电化学性能[13]，掺杂Cu3Si可以显著地提高电子电导率[14]，从而导致不同程度的漏电，MOS电容器的伏安特性曲线便是通过漏电电流的大小判断铜元素的扩散程度，从而反映出薄膜的阻挡性能。阻挡层性能的优劣与金属的抗电迁移性能密切相关，而铜具有电阻率低、导热性好、热膨胀系数小等性能[15]，因此以铜为主要成分的薄膜为极大集成电路的理想材料。

图7为溅射气压为0.1 Pa、0.5 Pa和0.9 Pa下Cu(V)/SiO2/Si体系薄膜的伏安特性曲线。溅射气压为0.1 Pa时的漏电电流I值最高，溅射气压为0.5 Pa时漏电电流值最低。0.5 Pa与0.1 Pa在电压为1.0 MV/cm时两者的漏电电流相差将近100倍。一方面由于在该溅射条件下，形成抗迁移能力强的致密铜合金薄膜，较强的抗迁移能力使得铜扩散的程度低。另一方面，钒元素大量析出至衬底表面形成较优秀的阻挡层，阻挡铜进入SiO2/Si中。因此从漏电情况可以判断出0.5 Pa溅射气压下阻挡层的性能最优。

图7 不同溅射气压下Cu(V)/SiO2/Si MOS电容结构漏电测试

图8为溅射功率分别为60 W、90 W和120 W下Cu(V)/SiO2/Si体系的伏安特性曲线。当溅射功率较高与较低时，MOS结构测量出的漏电电流均较大，表明薄膜中的铜有较大程度发生了扩散。当溅射功率为90 W时MOS结构测量出的漏电电流最小，说明此时的MOS结构最为稳定，结合XPS分析各元素纵向成分占比可知铜只有极少扩散到SiO2/Si体系中形成Cu3Si。所以当形成的Cu3Si越少、反应活性越低和电化学性能越弱。由此表明在溅射气压为90 W条件下形成的阻挡层性能最为优秀。

图8 不同溅射功率下Cu(V)/SiO2/Si MOS电容结构漏电测试

图9为靶基距分别为40 mm、60 mm和80 mm下Cu(V)/SiO2/Si体系薄膜的伏安特性曲线。在电压为1.0 MV/cm下，靶基距分别为40 mm、80 mm时的漏电电流约为靶基距为60 mm时的漏电电流值的1 000倍。这是由于在靶基距为60 mm时铜扩散进入二氧化硅的量极少，形成的Cu3Si最少，电流通过SiO2/Si结构体系最少，因此该体系在靶基距为60 mm性能最优。

图9 不同靶基距下Cu(V)/SiO2/Si MOS电容结构漏电测试

3 结论

1)在制备条件为溅射气压0.5 Pa、溅射功率90 W、靶基距60 mm下溅射铜钒合金薄膜，经400 ℃退火后，XPS分析下Cu(V)/SiO2/Si结构体系的各元素纵向成分占比可看出钒元素在衬底聚集，有效阻止铜与硅间的相互扩散；

2)四点探针法测量出薄膜的电阻并通过薄膜厚度求解薄膜电阻率，退火后钒元素含量的降低使铜合金电阻率降低，而钒元素从铜合金薄膜中析出在界面处聚集阻挡铜扩散进入SiO2/Si的薄膜，使得退火后电阻率并没明显上升；

3) MOS结构的伏安特性曲线表明在此制备条件下退火后体系漏电电流最低，薄膜的阻挡扩散性能最优。