低阻硅TSV与铜填充TSV热力学特性对比分析

邓小英， 于思齐， 王士伟， 谢奕

(1.北京理工大学 信息与电子学院，北京 100081；2. 北京理工大学 光电学院，北京 100081)

在集成电路设计与制造中，通过光刻技术的进步、引入新的材料、新制造工艺技术、新的器件结构等，不断缩小晶体管特征尺寸[1]，但是这并未使晶体管的阈值电压沿着摩尔定律降低，并且随着芯片集成度不断提高，全局互连线引入的信号延迟以及功率损耗显著增加[2]. 这使得IC的设计和制造难以适应消费领域对于更高速度、更低功耗、更高集成度、更多功能的需求，因此，三维集成技术应运而生. 转接板技术是三维集成技术的一种. 转接层技术将多个芯片并排放置或堆叠放置在转接板上，通过硅通孔(TSV) 以及微凸点与转接板上的互连层连接，实现芯片与芯片、芯片与基板的互连，完成单个器件的功能. 转接板技术允许使用不同的衬底，因此在降低硅基芯片与非硅基芯片之间热膨胀系数失配方面具有灵活的设计空间.

硅通孔(TSV)技术是转接板技术中最关键的技术，实现高速、高性能、高可靠性并且较低成本的TSV，是转接板技术可以广泛的应用在工业生产中的先决条件[3-4]. 传统TSV以铜作为其导电材料，但是目前在通孔侧壁均匀淀积绝缘层并且完成无空隙电镀铜是很困难的. 并且在加工制造及器件使用过程中，由于铜、SiO2和硅衬底的热失配，会导致出现较大的热应力，从而引起一系列的可靠性问题，常见问题有铜柱的凸起、介质层碎裂、界面分离等[5-6]. 基于以上问题，本文提出的采用低阻硅作为TSV的导电材料，并采用与衬底具有相同热膨胀系数的硅作为导体，在一定程度上减小了热失配引起的热应力. 并且采用低弹性模量的聚合物，如苯并环丁烯(BCB)作为侧壁绝缘层，可以起到应力缓冲层的作用，从而增加了TSV的机械可靠性[7]. 为了定量评估其热力学特性，并与铜填充TSV对比，本文采用有限元仿真(FEM)的方法对该新型TSV结构和铜填充TSV结构进行了详细的热力学分析.

1 两种TSV结构制作工艺

低阻硅TSV在加工完成之后是上下连接金属互连线的垂直通孔结构. 对比两种TSV的加工流程，如图1所示. 低阻硅TSV与铜填充TSV相比省去了沉积阻挡层、铜种子层；中心铜的电镀以及表面铜CMP等大量与铜电镀相关的工艺. 并且在背部处理过程中，省去回刻工艺，大幅度降低了加工难度及制造成本. 另外在绝缘层的选择上使用聚合物填充的方法保证了电绝缘的同时，也降低了硅通孔的寄生电容.

图1 低阻硅TSV与铜填充TSV工艺流程示意图Fig.1 The process flow of TSV LRS-TSV and copper-filled TSV

2 仿真建模

根据其结构建立了低阻硅TSV的通孔模型以及作为对比的铜填充TSV通孔模型. 假定在TSV的顶部和底部具有相同的结构，基于对称性，本文采用1/8的TSV通孔结构进行之后的有限元仿真分析，如图2所示. 铜填充TSV的尺寸与低阻硅TSV一致，结构上略有不同，低阻硅TSV上层SiO2覆盖中心硅柱2 μm，另外铜柱侧壁绝缘层材料换为了SiO2，仿真中材料均假定为线弹性体[8]. 仿真设置中模型材料采用SOLID185，除顶部之外，前后左右及底部5个面皆设置为对称约束. 初始温度为室温 25 ℃，此时初始应力为0，模拟升温到350 ℃时，低阻硅TSV和铜填充TSV的应力及各处凸起分布情况，并进行对比.

图2 TSV的仿真模型Fig.2 FEM model of TSVs

表1 仿真模型参数设计Tab.1 The parameters applied in FEM

3 结果与分析

3.1 凸起高度对比

通过有限元仿真计算得到低阻硅TSV和铜填充TSV的凸起高度分布云图，如图3所示. 从图3(a)中可得，低阻硅TSV凸起最为显著的区域位于绝缘层BCB以及低阻硅柱上方的铝层，且凸起高度分别为82 nm和76 nm. 在图3(b)中可以看出，铜填充TSV的凸起位置主要集中在通孔中心铜柱的上方，最大值为150 nm. 从云图中可以看出低阻硅TSV和铜填充TSV受热时的凸起位置和凸起高度有显著的差别，并且在两者尺寸相似的条件下，低阻硅TSV表现出更小的凸起量，因此与铜填充TSV相比，低阻硅TSV的热机械性能更优.

图3 在350 ℃下TSV凸起高度分布云图Fig.3 Protrusion height contour of TSVs under 350 ℃

为了更直观的对比低阻硅TSV与铜填充TSV的凸起变化，给出低阻硅TSV和铜填充TSV金属层表面沿半径方向的凸起高度分布曲线，如图4所示. 可以看出，两种结构中的场区(非TSV区域)的凸起高度皆为60 nm左右. 在图4(a)中，较大的凸起出现在BCB绝缘层区域和硅柱上方铝层区域，且凸起高度分别为82 nm和76 nm，与场区相对凸起高度为22 nm，在BCB与中心硅柱之间存在一个凸起高度的波谷，这是因为表面SiO2覆盖中心硅柱2 μm的宽度，铝层通过SiO2的中间开孔与硅柱接触，铝层厚度相对于中间区域的厚度较小，故凸起较小. 在图4(b)中，最大凸起位于铜柱中心处，高度为150 μm，与场区的相对凸起高度为90 nm. 低阻硅TSV最大相对凸起高度约为铜填充TSV最大相对凸起高度的1/4. 综上所述，低阻硅TSV受热凸起远小于铜填充TSV，热力学可靠性较高.

图4 350 ℃下TSV沿径向方向的凸起高度分布曲线Fig.4 Protrusion height of radial displacement of TSVs under 350 ℃

3.2 热应力对比

图5给出低阻硅TSV与铜填充TSV在350 ℃下的von Mises应力分布云图. 从图5(a)中可以看出，低阻硅TSV在绝缘层两侧的应力最大，且最大值为1 005 MPa，这是由于BCB绝缘层的凸起挤压BCB两侧上方的铝层. 而在图5(b)中可以看出，在中心铜柱外侧的应力最大，且最大值为1 227 MPa，另外在侧壁SiO2层两侧区域的应力较大，中心铜柱外侧的应力集中是由铜柱凸起挤压外侧铜层引起的. 而垂直界面处的应力产生主要是因为铜、SiO2和硅的热失配. 从上面分析可以得出，低阻硅TSV和铜填充TSV的最大应力集中的区域不同，在尺寸相似的条件下，低阻硅TSV的最大应力小于铜填充TSV的最大应力，进一步证明低阻硅TSV的热力学可靠性要高于铜填充TSV.

图5 在350 ℃下TSV的von Mises应力分布云图Fig.5 Von Mises stress contour of TSVs under 350 ℃

同样为更直观对比低阻硅TSV与铜填充TSV应力分布情况，给出低阻硅TSV和铜填充TSV沿半径方向金属层表面的von Mises应力分布曲线，如图6所示. 从中可以看出低阻硅TSV在表面SiO2覆盖中心硅柱的上方区域产生应力最大，其值为983 MPa，而在BCB区域和中心硅柱上方区域的应力较小，分别为643 MPa和710 MPa，场区的应力恒定为800 MPa. 在铜填充TSV中，其位于SiO2侧壁绝缘层的外侧区域应力最大，其值为1 120 MPa，场区应力恒定为1 020 MPa，中心铜填充出的应力非常小仅为12 MPa，这是因为中心铜柱与表面铜层为一体，向上凸起不受约束，应力较小. 通过对比可得，尺寸相同的情况下，低阻硅TSV表面的最大应力小于铜填充TSV，其热力学可靠性要高于铜填充TSV.

图6 350 ℃下TSV沿径向方向的von Mises应力分布曲线Fig.6 Von Mises of radial displacement of TSVs under 350 ℃

3.3 界面应力对比

本文对低阻硅TSV和铜填充TSV在侧壁绝缘层两侧的应力分布进行比较，结果如图7所示. 从图7(a)中可得，在低阻硅TSV中，BCB外侧的应力要稍大于内侧的应力，内外侧应力在接近TSV两端时开始急剧增加. 这是由于顶部SiO2层和铝层阻碍BCB的变形，使得热应力更加集中. 但是即使界面应力在TSV两端急剧增加，其值仍低于400 MPa，同时在BCB中间没有靠近边缘的区域，界面应力甚至没有超过120 MPa. 在图7(b)中，对于SiO2介质层而言，在接近TSV两端时同样会出现界面应力急剧增加的现象. 在TSV的中间区域，绝缘层外侧应力约为内侧应力的2倍. SiO2的断裂强度在800 MPa左右，绝缘层外侧应力大于800 MPa，并在接近TSV两端时内外侧界面应力分别达到了800 MPa、1 098 MPa，故存在界面失效的风险. 因此，对于此时的铜填充TSV而言，存在界面失效的风险. 基于以上结果，可以推断出：相比于铜填充TSV而言，低阻硅TSV具有更高的热力学可靠性.

图7 垂直方向上侧壁绝缘层内外的应力分布曲线Fig.7 Stress distribution of BCB and SiO2 insulator liner

4 结束语

本文详细探讨了低阻硅TSV和铜填充TSV通孔的热力学特性. 介绍了低阻硅TSV在工艺制造上相比于铜填充TSV的优势. 根据之后有限元仿真分析，低阻硅TSV在绝缘层BCB以及低阻硅柱上方的铝层区域中凸起较大，在绝缘层的两侧低阻硅TSV的应力最大. 最后通过与铜填充TSV通孔的热力学特性进行对比，可以推断出：低阻硅TSV不仅具有更小的凸起高度，而且在最大应力及侧壁界面应力方面都要优于铜填充TSV，这充分说明了低阻硅TSV的热力学可靠性要胜于铜填充TSV.