LDMOS 器件性能研究与综述

赵婉婉,廖婉奇

(上海电力大学,上海 200090)

前言

功率器件的关键在于实现高耐压和低功耗。作为功率半导体的主力器件,功率LDMOS 器件存在着Ron,sp∝BV2.5(击穿电压 Breakdown Voltage,BV；比导通电阻Specific On-Resistance,Ron,sp)的“硅极限”制约关系。在提高器件击穿电压的同时,比导通电阻也会随之而增大。因此打破“硅极限”的制约关系,缓解击穿电压和比导通电阻间的矛盾关系,在提高器件击穿电压的同时降低比导通电阻,成为功率器件设计时需要考虑的重要问题。LDMOS 器件作为一种功率器件,为了更好的实现器件高击穿电压和低导通电阻,研究人员从器件新机理以及新结构等方面出发,不断寻求的突破点,以便能够更好的提升器件性能。本文从不同方面对以存在的研究方法以及研究机理展开研究。

1 浅沟槽隔离(STI)技术

在不过多损失Ron,sp的情况下提高BV,在漂移区中应用STI 技术是一种十分可行的方案。漂移区引入STI能在不增加漂移区直线长度的情况下,增大器件体区到漏极之间有效的表面距离,提高器件的击穿电压。但是传统的STI 开态的电流路径较长,在STI 拐角处电流拥挤,对Ron,sp的影响较大。同时由于传统STI 的边缘较深,使得高BV 的LDMOS 很难实现低Ron,sp,因此人们在传统STI 的基础上进行创新,从而更好的提升器件性能。

STI 技术因STI 结构的不同又可以分为full-STI 和split-STI,split-STI 的提出是因为full-STI 阻碍了源端到漏端的电流路径。基于STI 的LDMOS 的不足之处在于：由于电流多集中在STI 的底部边缘,会产生碰撞电离和热载流子。STI 中的热载流子会捕获电荷,同时在STI 和硅界面因碰撞电离而产生的界面态,都会影响器件的性能。2017 年,Jin 等[1]人提出了一种新型的超浅槽隔离(USTI)和p 型掩埋层的结构,进一步降低比导通电阻同时保持较高的BV,该结构利用漂移区的USTI 结构缩短电流流通路径减小了Ron,sp,同时使得表面电场变得光滑。2018 年,Liu 等[2]人提出了 H 型的 STI LDMOS 降低器件的比导通电阻。H-STI 能从多方向上增强介质降低表面场效应,使得漂移区耗尽得更完全。同时H 型的STI 降低了高漏电流下器件表面的电场峰值和碰撞电离速率,而器件表面附近仍保留额外的电流路径,使得器件的比导通电阻降低,改善器件的性能。

浅沟槽隔离技术除了应用在漂移区提升器件BV,STI 还可以为器件提供隔离作用、减少关态电流以及防止相邻器件间的泄露电流。

2 场板技术

场板是一种广泛应用于横向功率器件的电场优化技术,该技术通关过增加场板,在不改变器件比导通电阻的情况下,提高器件的耐压性能。器件表面电荷会对器件的击穿电场产生影响,当耗尽区表面存在电力线时,这些电力线会终止在器件的表面电荷上,会受到器件表面电场的影响,耗尽区表面的形状以及电场的分布都会因此发生改变,从而改变器件的击穿电压。场板技术通过在器件表面覆盖场板,通过改变场板电压改变器件的击穿电压。

通过在氧化物沟槽中引入两个中心对称的垂直场板(CDVFP),可以达到提高器件的击穿电压以及降低器件比导通电阻的目标[3]。器件中的两个垂直场板一个与栅极相连,一个与漏极相连。在关态时,CDVFP 在氧化沟槽中引入高电场,在沟槽表面附近形成两个新的电场峰值,优化器件整体电场。栅场板引起的辅助耗尽效应有助于漂移区达到更高的掺杂浓度。开态时,由于掺杂区浓度较高,使得器件的比导通电阻较小,一定程度上缓解了器件击穿电压和比导通电阻的矛盾关系,改善了器件的性能。

Cheng 等[4]人在2019 年提出了一种包含准垂直超结(quasi vertical super junction,QVSJ)和电阻型场板(RFP)的沟槽型LDMOS 器件,在该结构中电阻型场板被嵌入到沟槽中。因为场板的存在能够调节表面电场分布,消除沟槽电容的影响,使得QVSJ 区域能够满足器件平衡的条件。正是因为RFP 的影响,使得器件的宽度以及QVSJ 的掺杂都得到了极大的优化,器件的性能更加优异。而且RFP 的存在几乎不会增加工艺流程的复杂度,却让器件的性能得到了优化。这也是场板技术能够得到广泛应用的一个很重要的原因,即在不增加器件制造复杂性的基础上提升器件性能。

场板技术除了通过嵌入沟槽中与电极相连,还可以直接用在电极上,对器件表面电场进行优化和调整,改善器件性能。虽然场板技术能够优化器件的表面电场改善器件性能,但是也存在着不足之处。比如对于二维的场板,其电场虽然得到了优化,但是电场分布的距离以及电场分布的均匀性仍存在一定的限制。Zhang 等[5]人在2019年通过研究发现三维的场板能在一定程度上缓解二维场板所存在的不足之处,并且提出了不同密度的三维场板结构(3-D-VDFP),使得器件电场分布的距离以及均匀性得到了极大的改善,器件性能得到提升。同时3-DVDFP 还可以和其他应用于漂移区的技术相结合,进一步提升器件性能。

场板技术与不同电极相连形成不同的场板,如源极场板、栅场板以及漏极场板。研究发现当器件同时采用源极场板和栅极场板时,且结构相同时,栅极场区域对击穿电压的影响要比源极场板小。主要原因是因为栅极场板区域的表面电场由栅极场板和阱同时影响,而源极场板区域的表面电场主要是由源极场板优化。所以实际应用研究时,多集中在源极场板对器件性能改善的研究上。

3 槽型技术

为了提高LDMOS 的效率,有学者提出了槽型的LDMOS(T-LDMOS)结构,槽型结构的提出为缓解击穿电压和比导通电阻的矛盾关系提供了新的方向。

其中一种是通过在漂移区引入介质槽,达到提高器件耐压的目的。此种槽型LDMOS 是在漂移区刻蚀沟槽,利用电介质填充沟槽,来维持大部分的表面电压。沟槽的存在等效于增加了漂移区长度,且介质的击穿强度通常比硅强得多,对于同样的BV,器件宽度可以大大减小。而比导通电阻RON,SP是由开态电阻乘以芯片有效面积得到的[6],器件宽度的减小,会降低比导通电阻值。沟槽型LDMOS除了在漂移区引入沟槽,还有槽型电极的LDMOS,如槽栅、槽源等。槽型的源漏拓展了有效的导通面积以及缩短了电流路径长,降低了器件的比导通电阻,提高器件跨导(split tripe-gate)。槽栅的应用通过减小器件的沟道电阻达到降低器件的比导通电阻的目的。

在研究槽型LDMOS 的同时上,研究学者开始对栅结构展开了研究。2019 年,Wu 等[7]人提出一种阶梯分离保护栅(PG)的结构,该结构不仅能够辅助漂移区的耗尽,还能够调节垂直电场。同时该结构还减小了米勒电容,降低了器件的栅漏电荷以及转换损耗,改善了器件性能。2017 年,Ge 等[8]人研究了一种延伸型的三栅器件的性能,发现器件的比导通电阻降低了90%,器件的性能得到了极大的改善。

在提高LDMOS 器件性能上除了以上方法,也有研究学者通过在阱下嵌入p/n 柱[9]或者掩埋层[10],达到提高击穿电压,降低比导通电阻的目的。掩埋层的引入可以提供一个低电阻的导通路径同时减小沟道电阻,从而使得器件的比导通电阻降低。p/n 柱的加入可以通过对漂移区的辅助耗尽效应增强器件的击穿电压,通过优化漂移区的掺杂浓度降低器件的比导通电阻。而在衬底上引入悬浮层(floating layer)[11],不仅能够调节源漏端的电势分布,还引入了额外的垂直二极管使得器件能够保持较高的击穿电压,一定程度上缓解了击穿电压和比导通电阻的矛盾关系,很好地权衡了两者的关系。

4 结束语

LDMOS 作为一种功率型器件,提升器件的击穿电压以及降低器件的比导通电阻,都能够很好的改善器件性能。本文着重介绍了几种LDMOS 性能改善的研究方法,展示了人们在改善LDMOS 器件性能上做出的努力以及取得的成就,为进一步研究LDMOS 器件奠定了基础。