基于PXI总线的实时测距采集系统

杨佳敏，张丕状

(中北大学 信息探测与处理技术研究所，山西 太原 030051)

0 引 言

伴随着激光技术的不断成熟和发展，激光测距技术由于其准确度高、 失真度小的优点而得到了较为广泛的应用[1].为了提高测距系统的测距精度，降低噪声的影响，本文设计了一种数字逻辑电路以实现相关鉴相法测距； 在采集过程中受外界因素的影响，能否采集存储完整的有效信号一直是一个难题，对此本文采用一种新的触发技术获取可靠的信息.

将测距系统集成到采集卡上，既可以实时地测量距离，也可以将采集到的数据传到计算机上进行分析，完善了系统功能，提高了采集卡的性价比[2].

1 总体方案设计

本采集系统是为了实现位移的实时测量，数据的采集速率至少为20 Mb/s，经过二次采样将数据送入到FPGA进行位移的实时测量，同时对于高速海量的数据一般还需要将数据先进行本地存储，然后将数据传到上位机进行处理，如图 1 所示.

图 1 系统的硬件框图Fig.1 System hardware block diagram

该系统为了满足高速海量数据的存储，采用DDR3 DRAM, 型号为MT4J64M16LA-187E, 容量为128 MByte, 16 bit总线Sparatan6 FPGA内部带有DDR3的硬核控制器MCB，根据需要通过MCB即可完成存储器DDR3的控制； 此外，在上位机和采集卡之间通过PXI总线，由于PXI总线控制时序复杂，增加了整个系统的难度，所以采用PCI9052桥接芯片将PXI总线转化为局部总线.

采用相位测距法实现测距.相位测距法采用激光调制的方法，通过测量载波调制频率的相位，达到测量距离的目的，适用于中远距离测距(一般在300 m～1 km)，其测距精度受激光调制的相位测试精度和相位的调制频率的限制，同时光电接收器的信号起伏和噪声也严重影响测距的精度，要达到距离的高精度测量，必须提高系统的激光调制频率和相位测量精度，增加系统对设备的性能要求，增加了系统的成本造价，增加了系统的成本造价修改[3].由于采用调制和差频测相等技术，相位测距法具有测量精度高的优点，己经广泛应用于精密测距场合.

2 相位激光测距原理及分析

2.1 相位激光测距原理

相位测距利用发射的调制光和被目标反射的接收光之间光强的相位差包含的距离信息来实现对被测距离的测量[4].相位式测距的核心是测量反馈回路和接收回路两路信号的相位差，然后利用相位差测距[5]，如图 2 所示.

图 2 相位测距原理图Fig.2 Phase ranging schematic

A点发射信号为

fT=ATcos(2πft0+φ0).

(1)

A1点接收时刻调制信号为

fL(t)=ALcos(2πft+2πft0+φ0).

(2)

接收信号与发射信号的相位差为

ψ=2πft+2πft0+φ0-(2πft0+φ0)=2πft.

(3)

被测距离L为

(4)

式中：f为信号频率，光速c=3×108m/s.

测量相位差本质上就是鉴相.鉴相器包括模拟鉴相器和数字鉴相器，由于数字鉴相器具有高精确度，实时性好的特点，所以采用数字鉴相电路，一般采用的数字鉴相法有： 相关分析鉴相法、 向量内积鉴相法、 基于FFT数字鉴相法.采用相关鉴相法可以降低噪声的影响，从而提高精度.本文对传统的相关法做了一些改进.

2.2 改进后的相关鉴相法

设发射信号为

f1(t)=Asin(ωt+θ)+N1(t)，

(5)

接收信号为

f2(t)=Bsin(ωt+θ+ψ)+N2(t).

(6)

令

(7)

则

f1(t+T/4)=Asin(ω(t+T/4)+θ)+N1(t)=

Acos(ωt+θ)+N1(t),

(8)

式中：ψ为相位差，N1(t)和N2(t)为噪声信号.两信号的相关函数为

(9)

(10)

(11)

(12)

鉴相信号和噪声信号是不相关的，且不同噪声信号也互不相关，因此可以得到

(13)

(14)

则两信号的相位差为

(15)

该算法将会用于后面的数字硬件进行实现，所以需要转化离散时间序列，相关分析鉴相法的离散时间序列可表示为

(16)

(17)

(18)

式中：N为n个周期的采集点数，T为采样周期，Ts为信号周期.

2.3 测距算法硬件电路设计

通过对相关分析法的研究，设计了FPGA可实现的硬件框图，见图 3.从图中可以看出其主要由4部分构成： 控制单元模块，存储器模块，DSP(Digital Signal Process)运算模块, 相位计算模块.

通过控制单元提供的时钟和使能信号，各部分协同工作.首先输入的发射信号先经过一个延时存储器1对输入信号进行延时，当延时存储器延时了四分之周期个点时，控制单元使能延时存储器1的读动作，并且启动DSP运算模块1工作，同时使延时存储器2的写使能有效，在延时计数器延时N个周期的点时，使能延时存储器的读动作，并且启动DSP运算模块2，此时通过求算相位模块就可以求得相位差.

FPGA内部有DSP硬核资源，数据处理充分使用这些资源.DSP运算模块对输入发射信号和输入接受信号求这两个信号的相关函数，然后将数据以并行的方式输入到相位计算模块.

图 3 测距系统的硬件框图Fig.3 Hardware block diagram of the ranging system

相位计算模块是用来计算接受信号与发射信号的相位差的.采用CORDIC迭代算法[5]，设计CORDIC迭代单元，采用的时钟是系统时钟的16倍频，在该时钟的驱动下，将前一级输出，并作为下次本级的输入，通过16次迭代实现相位的计算.

3 触发单元的设计

目前基于PXI的数据采集技术被广泛应用于工业控制中，所以数据采集相对来说较成熟.但是在以往的数据采集中大多都是对数据进行不断地采集存储[6]，即使该系统中采用的是DDR3存储芯片，但是存储空间是有限的，并且在实验过程中，外在因素会影响数据的有效性，于是提出一种触发技术来解决上诉问题.

根据被采集信号的特点，在本系统中有3种触发源： 外部触发，软件触发，阈值触发.外部触发是通过采集板上的触发装置产生触发信号，触发数据采集； 软件触发是由上位机产生的软件触发命令，开启采集数据达到设置的采集长度时，停止采集； 阈值触发则是根据FPGA实时测距的结果与设定的距离比较产生触发信号[7].根据这几种触发方式的特点设计了如图 4 所示的触发模式的结构框图.这样设计可以根据实际的需要采集信号，提高板卡系统性能的可靠性.

图 4 触发模式结构图Fig.4 Trigger mode structure

在实际的采集过程过，触发信号并不能准确地在有效信号到来前就产生，在触发信号与采集数据开始之间就会有一定的时间差，根据这个时间差可以分为： 负延迟，零延迟，正延迟触发，如图 5～图 7 所示.

图 5 负延迟Fig.5 Negative delay

图 6 零延迟Fig.6 Zero delay

图 7 正延迟Fig.7 Positive delay

利用触发信号控制被采集信号的采集开始时间，在阈值触发中极容易发生，在触发信号之前的数据丢失.为了解决存储空间的有限性，保证采集有效数据的完整性，则采用负延迟触发.

当FPGA接收到上位机发送的启动信号时，采集系统就开始工作，采集数据被存储于DDR3存储空间中，由于开始采集后，采集系统会一直采集数据，但触发信号的产生是不定时的，存储空间是有限的，系统不能无限地存储数据，于是负延迟触发需要采用循环存储的方式来达到负延迟的目的，即数据量大于存储容量时，存储器重新从初始位置存储，新的数据覆盖掉原来的数据[8].

在触发信号到来时，触发控制模块记录触发后的M个数据，保留触发之前的N个数据.采样完成后，将采样结束地址传给上位机，上位机根据采样结束地址和采样深度计算出采样起始地址，根据该地址读取存储器中完整的数据，将这些数据进行后处理[9].

4 实验结果分析

4.1 测距精度结果分析

通过多次实验，从相位差实验结果可以看出，平均误差为0.373 4°.

测距平均误差，即测距精度为

(19)

(20)

表 1 相位差实验结果

4.2 触发控制测试分析

在触发模式测试中，通过上位机选择不同的触发模式，采样深度，负延迟深度，测试方法同样是Chipscope工具，抓取触发有关信号，验证这3种触发方式是否能正确完成触发[10].

在软件触发模块测试中，首先通过上位机选择软件触发模式，启动采集卡； 然后软件使能产生触发信号.由图 8 可以看出在FPGA接收到上位机发出的触发信号，tri信号产生一个脉冲，触发有效，在触发事件发生后(如图中黑色框所示)，负延时计数器记到设定的延迟深度后停止计数，此时，触发结束标志信号overflow产生一个小的脉冲信号，说明软件触发控制模式可以有效触发.

图 8 相位差为5°时的结果Fig.8 Results when the phase difference is 5°

在硬件触发模块测试中，首先通过上位机选择硬件触发模式，启动采集卡； 然后采集卡外部产生一个触发信号.由图 9 可以看出在FPGA接收到采集卡发出的触发信号，tri信号产生一个脉冲，触发有效，在触发事件发生后(如图中黑色框所示)，负延时计数器记到设定的延迟深度后停止计数，此时，触发结束标志信号overflow产生一个高电平信号，说明硬件触发控制模式可以有效触发.

在阈值触发模块测试中，首先通过上位机选择阈值触发模式，启动采集卡然后设定阈值，产生触发信号.由图 10 可以看出当实时测距的结果大于设定的距离阈值结果时，tri信号产生一个脉冲，触发有效，说明阈值触发控制模式可以有效触发.

图 9 软件触发控制模块测试Fig.9 Software trigger control module test

图 10 外部触发控制模块测试Fig.10 External trigger control module test

图 11 阈值触发控制模块测试Fig.11 Threshold trigger control module test

5 结 语

通过对测距精度分析和三种触发模式进行反复试验之后，可以看出该系统的测距精度可以达到厘米级别，三种触发模式可以有效触发，增强了整个系统的可靠性，达到预期效果，对于实际的工业控制具有价值的意义.