潘阳卉,程龙宝,杨 振
(上海航天电子技术研究所,上海 201109)
锁相环是现代频率合成的主流技术,其由鉴相器、环路滤波器和压控振荡器组成[1]。环路滤波器是锁相环频率合成器系统的重要组成部分,本身有时域积分、频域低通滤波的作用,可以滤除鉴相器输出的比较电压中的杂波成分,更重要的是在鉴相器和压控振荡器设计完成时,通过调节环路滤波器参数可以控制整个锁相环的性能,所以其设计的好坏决定了该系统的相位噪声、杂散和跳频时间等重要指标[2]。按其组成电路可分为完全由阻容元件组成的无源环路滤波器和含有有源器件(运算放大器)的有源环路滤波器。当鉴相器的输出电压不能满足VCO压控端要求时,必须采用有源环路滤波器,而有源环路滤波器阶数的选择和运放芯片的选择鲜少有人进行专门介绍,本文分别从理论和实际分析有源环路滤波器阶数和运放芯片参数对锁相环的影响。
有源环路滤波器的结构可根据不同鉴相器[3]的输出分为单端输入和双端输入2种,分别如图1和图2所示。市场上采用电荷泵结构的鉴相器,输出多为单端形式,如频率合成器芯片AD4106的鉴相输出等,也有一些芯片未采用电荷泵结构直接双端输出比较电压[4],如超低相噪指标的鉴频鉴相器芯片HMC440QS16G等。
图1 单端有源环路滤波器
图2 双端有源环路滤波器
电荷泵锁相环在鉴频鉴相器后加了电荷泵电路[5],连接方式如图3所示。电荷泵锁相环理论上能产生无限的直流增益、无穷大的频率牵引范围[6],并且获得零静态相位误差[7]。
图3 电荷泵连接方式
不论有源环路滤波器或是无源环路滤波器、单端结构环路滤波器或是双端结构环路滤波器都可以设计出不同阶数的环路滤波器,文献[8-9]分析了不同阶数的电荷泵锁相环环路滤波器的设计。本文所有实验基于HMC440QS16G芯片,因此下面对双端结构的环路滤波器进行分析。
环路滤波器最基本的功能就是滤除比较频率中纹波成分,环路滤波器的阶数越高,其截止区域梯度越陡峭[10],更容易抑制纹波,但是与之而来的是更大的相位滞后,构成的锁相环也越难以稳定[11]。所以常采用三阶及以下的有源环路滤波器,四阶及以上的环路滤波器在工程中很难见到。
基于相位误差和相位噪声指标,分析由不同阶数有源环路滤波器构成的锁相环系统的性能。
相位误差是表征环路跟踪性能的参数[12-13]。设输入相位情况为θi(t),环路相位误差传递函数为E(S)。
(1)
实时相位误差的拉式变换为:
θe(S)=θi(S)E(S)。
(2)
稳态相位误差可由式(3)求得:
(3)
(4)
式中,λ为拉格朗日因子。在频率阶跃输入(跳频系统)时,最佳环路滤波器传递函数F(S)为:
(5)
式中,wn为最佳环路带宽,设Ps为输入信号功率,W0为输入单边噪声谱密度,则wn满足:
(6)
可知跳频系统的最佳环路滤波器为一阶有源环路滤波器。
理论上,一阶有源环路滤波器在大多数情况已经能满足设计要求,相比其他阶数环路滤波器,有无条件稳定(理论上,实际要考虑相位余量)、在维纳准则等多种准则下有最佳的性能和易于锁定等优点。
但是实际应用中的锁相环,环中常常有寄生相移的影响,比如鉴相器输出端的倍频分量和载频的泄露[14],需要在放大器的输入端加一个低通滤波器。在VCO前也需要加一节低通滤波器来滤除有源环路滤波器中的运放可能存在的自激等杂波,这构成了工程上最常用的环路滤波器模型,如图4所示。其开环伯德图的大致形状如图5所示。
图4 工程实用有源滤波器
图5 伯德图
fH、fL为增益曲线的2个拐点,
(7)
fH/fL越大,即fH、fL之间间隔频率越宽,相位返回量越大,因此为了获得更大的稳定带宽和相位返回量,在实际应用中常常省去R1a和R1b电阻。此时环路滤波器平坦部分的增益由R2a、R3a电阻比值决定。
运放的部分参数对锁相环的性能有很大影响,甚至是某些性能的限制性因素,工程上进行锁相环设计时,往往会忽视运放的影响,从而无法达到理想的锁相环系统性能指标,因此运放需要通过理论分析认真选择。文献[15]详细介绍了运放的各个参数的物理意义,本文针对单位增益带宽、压摆率和等效输入噪声电压3个参数,结合实验更明确地指出其对锁相环系统可能造成的影响。
为了比较不同运放芯片对锁相环系统造成的影响,表1给出了本文使用的不同运放芯片的主要性能参数。
表1 运放芯片参数
运放型号B1/MHzSRVnOP27GS82.8 V/μs3 nV/Hz@10 kHzAD82541125 V/s12 nV/Hz@10 kHzAD844602 000 V/μs2 nV/Hz@10 kHz
单位增益带宽(B放的单位增益带宽不足,运放在实际工作时处于非线性状态,锁相环的性能也将受到影响,严重时将造成失锁。一般来说,单位增益带宽要大于10倍的环路带宽。
锁相环输出频率较高,并且对跳频时间有较高要求的情况下,环路带宽较大,此时单位增益带宽将成为限制环路带宽的主要因素,进而影响跳频时间参数。
采用如图6所示的电路,比较单位增益带宽参数对锁相环系统的影响。试验电路中鉴相器采用HMC440QS16G,VCO采用HEV6012,观察在输出频点6.8 GHz,环路带宽1 MHz时的锁相环输出。
图6 试验电路原理
试验电路锁定状态的结果如表2所示。从表2可以看出,OP27GS芯片的单位增益带宽较小,在环路带宽较大时无法再表现为理想的积分器,环路失锁。
表2 试验电路锁定状态
电路采用运放OP27GSAD825AD844电路状态失锁锁定锁定
压摆率SR是由输入端的阶跃变化所引起的输出电压的变化速率,有源滤波器中,运放的电压作为VCO的控制电压,SR也就成了锁相环跳频时间的限制条件[16],但是目前运放芯片的压摆率参数基本都能满足使用要求,经测试表明,AD825芯片也能设计出跳频时间在1 μs左右的锁相环系统。
SR有时由2个参数SR+、SR-表示,分别表示正向转移和负向转移时的摆速,实际应用中,一般要选择SR+、SR-大小相等的运放。
等效输入噪声电压(Vn)把运放内部噪声电压折合成一个与两输入引脚并联的理想电压源。该噪声电压将叠加到VCO的输入控制电压上,造成输出信号相位抖动,即相位噪声。
锁相环对于VCO噪声的传递函数相当于一个高通滤波器[13],因此环路带宽内的噪声被滤除,运放的等效输入噪声电压将主要影响环外相位噪声性能。
采用如图6所示的原理图,测试输出频点7.2 GHz,环路带宽500 kHz时的相位噪声。
不同运放组成的锁相环系统相位噪声测试结果如表3所示。经测试,采用不同运放芯片组成的锁相环系统,环内相噪受影响较小,环路带宽附近及带外差别较大,与理论分析结果一致。
表3 不同运放组成的锁相环系统相位噪声测试结果
相位噪声/(dBc/Hz)OP27GSAD825AD844@10 kHz-112.92-114.61-112.59@100 kHz-109.00-106.79-110.18@500 kHz-99.91-99.62-106.63@1 MHz-98.76-96.99-111.33
有源环路滤波器的设计是锁相系统中的一个要点,本文重点分析了有源环路滤波器阶数和运放参数对锁相系统的影响。在实际工程中选用合适的滤波器阶数至关重要,本文只分析了跳频系统的最适宜有源环路滤波器结构,不同应用场景、系统需求下的最佳结构可以类似进行分析。对不同运放参数进行独立介绍,并且实验验证了不同运放参数对锁相环系统的影响,对有源环路滤波器的设计具有指导意义。
[1] GARDNER F M .锁相环技术[M].姚剑清,译.北京:人民邮电出版社,2007.
[2] 赵彦芬.频率合成器环路滤波器的设计[J].无线电工程,2006,36(4):39-41.
[3] 张澄.高频电子电路[M].北京:人民邮电出版社,2006.
[4] 刘颖.锁相环中鉴相器和环路滤波器的设计[D].西安:西安电子科技大学,2013.
[5] GARDNER F.Charge-Pump Phase-Lock Loops[J].IEEE Transaction on Communications,1980,28(11):1849-1858.
[6] VAN P M.Analysis of a Charge-Pump PLL:A New Model[J].IEEE Transaction on Communications,1994,42(7):2490-2498.
[7] 陈文焕.电荷泵锁相环的基础研究[D].成都:电子科技大学,2005.
[8] 张涛,陈亮.电荷泵锁相环环路滤波器参数设计与分析[J].现代电子技术,2008,31(9):87-90.
[9] 廉吉庆,陈大勇,翟浩.电荷泵锁相环环路滤波器的设计与优化[J].时间频率学报,2015(1):38-43.
[10] 华成英,童诗白.模拟电子技术基础[M].4版.北京:高等教育出版社,2006.
[11] 远坂俊昭.锁相环 (PLL) 电路设计与应用[M].北京:科学出版社,2006.
[12] 杨士中.锁相技术基础[M].北京:人民邮电出版社,1978.
[13] 王福昌,鲁昆生.锁相技术[M].武汉:华中科技大学出版社,2009.
[14] 张厥盛,郑继禹,万心平.锁相技术——高等学校工科电子类教材[M].西安:西安电子科技大学出版社,1994.
[15] 张大鹤.环路滤波器中运放参数对锁相环性能影响分析[J].无线电工程,2016,46(7):64-66.
[16] Bruce Carter.运算放大器权威指南[M].北京:人民邮电出版社,2014.