一种能改善DDS输出精度的技术

屈八一， 米 婕， 陈瑞洁， 董绍峰， 陈晓龙， 周 渭

(1. 长安大学 信息工程学院，陕西 西安 710064；2. 西安电子科技大学 机电工程学院，陕西 西安 710071)

直接数字式频率合成技术(Direct Digital Synthesizer，DDS)是一种广泛应用的频率合成技术．它具有很多优势，例如，变频速度快、频率分辨率高等特点．目前国内外针对DDS的主要研究内容是提高DDS的运行频率，降低输出信号的杂散和噪声，研制能输出多种信号的DDS芯片等方面，也有关于DDS理论的研究工作[1-4]．DDS的尾数频率是一个基本问题，产生尾数频率的原因是频率控制字只能是整数，而实际计算出来频率控制字往往带小数[5-6]．若要输出高准确度的点频[7-9]，小数部分的影响会使得合成器输出的频率和理论值之间存在差异．虽然直接数字式频率合成技术已广泛应用，但是关于消除其尾数频率方面的工作研究甚少．尾数频率没有被重视的一个原因是大量用到直接数字式频率合成技术的场合，它不影响其应用，例如在跳频通讯中; 另外，很多人认为以目前DDS的频率分辨率，实用中只要微调DDS的参考源的频率，便能由该DDS输出一个精准频率[5]．这个观点虽然是正确的，但是在原子频标的频率链中采用直接数字式频率合成器将会产生一个系统误差，若设计的是二级频标，这个系统误差则通过校准可以消除，但是对于一级频标，要消除这个系统误差需要大量的精密测量[10-12]．若是能直接消除上述尾数频率，则很有价值．文中依据输出理论频率和实际频率的相位差变化规律，对实际信号进行相位修正，实现了一种无尾数的直接数字式频率合成技术，即可输出精确频率的直接数字式频率合成技术．由于技术方案中的附件电路都是数字电路，因此具有能在芯片上集成的优势．该技术与ADI公司在AD9913中采用的基于附加累加器来扩展频率控制字位数的方法比较[6]，在理论上不制约DDS内核的速度．

1 无尾数频率的直接数字式频率合成理论

DDS的输出频率f0、参考时钟频率fc、相位累加器的长度N以及频率控制字K之间的关系为

f0=Kfc2N．(1)

为消除DDS尾数频率的影响，首先利用式(1)求得频率控制字K．设K为K下取整的数据，控制频率控制字为K时的持续时间为t1，控制频率控制字为K+1时的持续时间为t2，设t=t1+t2，设时间t内输出信号的平均频率f0，依据频率的定义即频率为单位时间内完成的周期性变化的次数有时间t内输出信号的平均频率

(2)

可见只要Kt1+K+1t2t=K,(3)

则输出信号的平均频率就等于拟产生的理想频率．

对式(3)化简可得，只要满足:

t2t=K-K,(4)

即，t2t=t2(t1+t2)，等于用式(1)求得的频率控制字的小数部分，输出信号的平均频率就等于拟产生的理想频率．

2 实现方案设计

设计了两种方案来实现．

方案1 基于单片机的控制实现DDS模块的频率，控制字在K和K+1 按一定规律变化的方案，其原理框图如图1所示．图中的频率变换模块用于对外部参考源信号fREF进行处理，其输出是单片机的时钟信号fMCU和DDS模块的时钟信号fc．利用单片机中的计数器对fMCU计数实现发送给DDS模块的频率控制字在K和K+1 之间交替变换．利用键盘实现对DDS模块输出频率值的设定，显示模块的作用是显示DDS模块输出信号的一些信息．

图1 基于方案1改善DDS输出信号的频率准确度的原理框图

图2 基于方案2改善DDS输出信号的频率准确度的原理框图

方案2 将直接对DDS技术中的相位累加过程进行控制以使得频率控制字能在K和K+1 之间快速交替变换．方案如图2所示，主控单片机依据输出频率值计算出频率控制字K并依据K的小数部分设计出一组数据．移位寄存器对设计的数据进行移位操作，每来1个时钟周期，移位寄存器将输出1位．上述移位寄存器、N相位累加器、N位累加寄存器等都将在现场可编程门阵列(Field Programmable Gate Array，FPGA)中实现．写入随机存取存储器(Random Access Memory，RAM)的数据的产生方法如下: 设fc= 100 MHz，f0= 10.23 MHz，当采用图2方案时，希望在 10 000 个时钟周期fc内能移出 8 912 个0和 1 088 个1，由于 8 912= 1 088× 8+208，因此送给移位寄存器的基本数据的低9位可以是 000000001b，但若全部都是该数据，则在 10 000 个时钟周期fc内少了208个1，可以在后面的208个字空间中写入的数据的低9位是 000010001b．设计的数据的高7位全部补零，高7位对移位结果无影响，因为只有低9位数据接入后级移位寄存器，移位寄存器完整移出一个数据需要9个时钟周期．可以计算出分别写 000000001b 和 000010001b 的地址范围．由于 10 000/ 9= 1 111.11，需要的RAM空间的大小为 1 111 个字，若从0地址开始顺序写入，则写入 000000001b 的地址范围为0至902，写入 000010001b 的地址范围为903至 1 110．

3 性能分析

由式(1)计算出的频率控制字往往是无理数．为了便于实现，实际中只考虑小数部分的前4位．因此采用上述方法能将DDS中尾数频率的影响减小至 1/104，但并没有完全消除尾数频率的影响．其次，采用文中所述方法获得的输出信号不是传统意义上的单一频率信号．输出信号的频率在两个频率之间的跳变使得输出信号的频谱很复杂．但由于上述两个频率之间的频差非常小，且跳变的速度非常快，特别是采用方案2时，频率的跳变往往在几个时钟周期内就发生一次，这使得输出信号和单一频率信号几乎无差别．下面对文中所述方法给输出信号造成的相位抖动进行计算和分析．

设上述两信号的频率分别为f1和f2且f1≈f2，设它们在时间τ内的累积相位差为Δφ(τ)，累积相位时差为Δt(τ)，则

(5)

而Δφ(τ)=2πΔt(τ)．累积相位差Δφ(τ)和累积相位时差Δt(τ)呈线性关系．设计算出的频率控制字的小数部分有很多位，小数部分的前4位对应的数字为M，在 10 000 个时钟信号fc的周期内，控制频率控制字为K时的持续时间为 10 000-M个时钟周期，控制频率控制字为K+1 时的持续时间为M个时钟周期，如此，则在上述 10 000 个时钟信号fc的周期内，输出信号的平均频率基本等于拟产生的理想频率，而输出信号和理想输出的最大相位抖动出现在 (10 000-M)fc时刻，基于式(1)和式(5)，可求得最大相位抖动为

若采用的频率控制为48位，设输出频率为10 MHz，则由式(6)可得上述最大相位抖动为 3.55×10-18s．采用方案2时，控制输出频率值的频率控制字在K和K+1 之间能以更快的速度变化，因此输出信号的最大相位抖动比由式(6)计算出的结果更小，即输出信号的频率稳定性和频谱纯度也将更好．目前时频领域中，若输出信号相位抖动小于 0.1 ps 以上，则能满足大多数应用的需求．

方案1和方案2比较，方案1较容易实现和实验．理论上，采用方案2获得的输出信号的频率稳定性和频谱纯度将更好，因为采用方案2时控制输出频率值的频率控制字能以更快的速度在K和K+1 之间变化．方案2更具有实用价值，因为它可以被用于对DDS芯片的改进设计中．方案2中相比较传统DDS芯片增加的硬件电路当研究成熟时完全可以做到DDS芯片上．

图3 基于方案1的实验框图

4 实验结果和分析

4.1 实验设计

对方案1进行了实验，以检验方案的正确性并测试上述控制及附加电路对DDS频率合成器输出信号的影响．主要检测输出信号的频率准确度、单边带相位噪声及频率稳定度．实验框图如图3所示．让AD9852模块分别按传统方法和方案1描述的方法输出10.23MHz，测量并记录上述指标．实验中对单边带相位噪声和频率稳定度的测量由TSC 5125A完成，其参考源为HP8662输出的 10 MHz 参考信号; 对频率准确度的测量采用Agilent 53132A完成，采用了时差法求输出信号的频率误差[9]，53132A的参考源也为HP8662输出的 10 MHz 参考信号，取样时间长度为3天．

4.2 实验结果和分析

传统方法获得的10.23 MHz的单边带相位相位噪声如图4(a)所示，其频率稳定度见表1中的数据，频率误差为 -3.81×10-15，它与理论计算结果基本相等．由方案1获得的 10.23 MHz 单边带相位相位噪声如图4(b)所示，其频率稳定度见表1中的数据，频率误差为零．采用时差法测频率误差时存在一定的误差，且会受到Agilent 53132A分辨率的影响．采用方案1获得的 10.23 MHz 的频率误差为零．因为在3天的取样时间内，若 10.23 MHz 的频率误差非常小，它生成的 1 PPS 信号和 10 MHz 基准信号的累积相位误差非常小，小于Agilent 53132A的分辨率，因此获得了频率误差为零的测量结果．可见采用方案1获得的 10.23 MHz 的频率误差非常小，远小于传统方法获得的输出信号的频率误差，同时测量结果表明采用方案1时，对输出信号的相位噪声指标和频率稳定度指标基本无影响，这符合理论分析结果．因为DDS跳频过程中引起的最大相位抖动非常小， 跳频速度又非常快， 产生的输出信号的最大相位抖动远小于皮秒量级， 使得整个跳频过程对输出信号的影响基本可以忽略．这证明了方案1的正确性和有效性．文中未对方案2的进行验证．由于采用方案2时频率控制字在K和K+1 之间能以更快的速度变化，输出信号的最大相位抖动更小．因此可确信方案2的正确性和有效性．

图4 两种方法获得的10.23 MHz的相噪曲线

频率稳定度传统方法输出10.23MHz方案1描述的方法输出10.23MHz1ms级频率稳定度5.45×10-105.47×10-1010ms级频率稳定度6.86×10-106.83×10-10100ms级频率稳定度6.50×10-116.47×10-111s级频率稳定度8.20×10-128.00×10-1210s级频率稳定度4.60×10-124.60×10-1220级频率稳定度3.80×10-123.90×10-12

5 结 束 语

在直接数字式频率合成技术中，通过控制频率控制字在两个相邻整数值K和K+1之间快速且规律的跳变的方法，能很好地解决直接数字式频率合成技术中存在的由于对频率控制字取整造成的实际输出频率和拟产生频率有微小差异的问题．文中设计了两套实现方案并对其中之一进行了实验，实验结果表明，设计的方案正确且有效，能比较容易地将原尾数频率的影响减小至 1/104，且对获得的输出信号的相位噪声指标和频率稳定度指标几乎无影响．该技术在时频测控领域及DDS芯片的改进研究中有一定的参考价值和实用价值．

[1] ZHAO Z Y, LI X Y, CHANG W G. LFM-CW Signal Generator Based on Hybrid DDS-PLL Structure[J]. Electronics Letters, 2013, 49(6): 381-382.

[2] ZHOU Z H, LA RUE G S. A 12-bit Nonlinear DAC for Direct Digital Frequency Synthesis[J]. IEEE Transactions on Circuits and Systems Ⅰ: Regular Papers, 2008, 55(9): 2459-2468.

[3] AVITABILE G, CANNONE F, VANIA A. Phase Shifter Based on DDS-driven Offset-PLL[J]. Electronics Letters, 2006, 42(25): 1438-1439.

[4] GHOSH M, CHIMAKURTHY L S J, DAI F F, et al. A Novel DDS Architecture Using Nonlinear ROM Addressing with Improved Compression Ratio and Quantization Noise[C]//Proceedings of the 2004 IEEE International Symposium on Circuits and Systems. Piscataway: IEEE, 2004: II705-II708.

[5] 刘马良, 朱樟明, 郭旭龙, 等. 一种4路内插CORDIC的14位吉赫兹DDS IP核[J]. 西安电子科技大学学报，2013, 40(6): 62-66.

LIU Maliang, ZHU Zhangming, GUO Xulong, et al. 4 Channel Interpolated 14 bit High Speed CORDIC DDS IP Core[J]. Journal of Xidian University, 2013, 40(6): 62-66.

[6] 张俊安, 李广军, 张瑞涛, 等. 单片直接数字频率合成器产品发展综述[J]. 微电子学, 2015, 45(5): 676-680.

ZHANG Jun’an, LI Guangjun, ZHANG Ruitao, et al. An Overview of Direct Digital Frequency Synthesizer IC[J]. Microelectronics, 2015, 45(5): 676-680.

[7] de CARO D, STROLLO A G M. High Performance Direct Digital Frequency Synthesizers Using Piecewise Polynomial Approximation[J]. IEEE Transactions on Circuits and Systems I: Regular Papers, 2005, 52(2): 324-337.

[8] 屈八一, 宋焕生, 周渭, 等. 一种新型不同频直接鉴相的锁相环[J]. 西安电子科技大学报, 2014, 41(2): 172-177.

QU Bayi, SONG Huansheng, ZHOU Wei, et al. Novel Phase Locked Loop with Direct Phase Detection for Two Frequency Different Signals[J]. Journal of Xidian University, 2014, 41(2): 172-177.

[9] LANGLOIS J M P, AL-KHALILI D. Phase to Sinusoid Amplitude Conversion Techniques for Direct Digital Frequency Synthesis[J]. IEE Proceedings: Circuits, Devices and Systems, 2004, 151(6): 519-528.

[10] GALLEANI L, TAVELLA P. Robust Detection of Fast and Slow Frequency Jumps of Atomic Clocks[J]. IEEE Transactions on Ultrasonics, Ferroelectrics, and Frequency Control, 2017, 64(2): 475-485.

[11] ZHAN L, LIU Y, YAO W, et al. Utilization of Chip-scale Atomic Clock for Synchrophasor Measurements[J]. IEEE Transactions on Power Delivery, 2016, 31(5): 2299-2300.

[12] 白丽娜, 周渭, 都倩倩, 等. 一种新颖的铯原子钟频率信号处理的线路技术[J]. 西安电子科技大学学报, 2015, 42(2): 71-76.

BAI Lina, ZHOU Wei, DU Qianqian, et al. Novel Cesium Atomic Clock Frequency Signal Processing Circuit Technology[J]. Journal of Xidian University, 2015, 42(2): 71-76.