基于ARM和FPGA架构的高功率T/R组件控制与监测技术

朱庆彬，钱伟宁，饶 卿，李 颖

(中国船舶重工集团公司第七二四研究所，南京 211153)

0 引 言

T/R组件把发射机、接收机、激励器以及电源等集为一体，是包含微波、低频、大信号、小信号、数字电路及模拟电路为一体的复杂电子系统。阵列天线中多个T/R组件共同工作，因而对每个T/R组件的工作状态进行在线实时监测，对于系统的维护、检修是非常必要的。此外，T/R组件还必须能够依照整机资源调度及波控系统的相关指令控制移相器对收发通道信号的相位进行控制，以实现阵列天线的波束扫描功能。因此，T/R组件的监测与控制技术是T/R组件不可或缺的重要组成部分。

本文采用基于ARM 处理器和FPGA处理器通过监测总线对阵列天线中多个T/R组件进行故障和状态收集、监测、记录和上报，并在组件出现问题时能够控制电源通断以保护T/R组件，从而实现T/R组件的智能监控。

1 总体设计

监测与控制模块采用ARM处理器和FPGA处理器架构，可以对T/R组件进行在线实时监测，实时上报T/R组件的故障和状态信息，并采取相应的保护措施，避免T/R组件的损坏，可以快速地定位T/R组件中具体元器件的故障，进而快速地解决问题，保障整个系统稳定运行。系统的总体框图如图1所示。

2 硬件设计

监测与控制模块由ARM处理器、FPGA处理器、铁电存储器和接口电路组成。

ARM处理器负责组件状态和故障监测、与分析。FPGA处理器负责控制移相器的移相量和STC衰减量控制的运算。铁电存储器对组件的修正系数进行非易失存储。接口电路负责对外的接口工作。

3 软件设计

3.1 软件开发

监测与控制模块采用ARM处理器和FPGA处理器架构。

3.1.1 ARM开发设计

ARM选用TM4C1294NCPDT，主要负责状态和故障监测、分析的运算。TM4C1294NCPDT的GPIO 模块包括15个物理 GPIO 块，每个块对应一个单独的 GPIO 端口(端口 A、B、C、D、E、F、G、H、J、K、L、M、N、P、Q)。GPIO 模块支持高达90个可编程的输入/输出管脚。GPIO可以配置为读或写功能。在监测与控制电路中，GPIO可以完成对高低电平的读取和对开关、故障灯等的通断控制功能。TM4C1294NCPDT的ADC 模块具有12位转换精度，同时还内置一个温度传感器、4个带缓冲的采样序列无需使用控制器，可以模拟输入源进行快速采样。每个采样序列发生器都可灵活配置其输入源、触发事件、中断的产生、序列发生器的优先级等内容。ADC可以配置为ADC0和ADC1。在监测与控制电路中，ADC可以完成输入信号的采样和计算。配置为ADC功能的管脚可以采集所输入的电平值，如脉冲电流、温度、激励功率、输出功率、反射功率和电压。由于采样的路数比较多，采用ADC0和ADC1分时复用的方式。TM4C1294NCPDT的I2C模块采用一根串行数据线SDA和一根串行时钟线SCL来提供双向的数据传输。I2C可以配置为I2C0～I2C9，在监测与控制电路中，可以通过I2C总线完成对铁电存储器的读写操作。TM4C1294NCPDT的CAN是一种用于连接电子控制设备的多主共享型串行总线标准。传输速率最高可达1 Mbps位速率。CAN可以配置为CAN0和CAN1，在监测与控制电路中，可以通过CAN总线汇集各个组件的故障和状态信息和实现对电源模块的开关控制。TM4C1294NCPDT的UART是一种通用串行数据总线，用于异步通信，可以实现全双工传输和接收。UART可以配置为UART0～UART7，在监测与控制电路中可以通过UART实现相位初始修正码的输入和ARM与FPGA数据的交互。TM4C1294NCPDT的以太网控制器由一个完全集成的媒体访问控制器和网络物理接口器件组成。以太网控制器遵循IEEE 802.3规范，完全支持10BASE-T和100BASE-TX标准。在监测与控制电路中，可以通过以太网将T/R组件的故障和状态信息传送到后端上位机。

3.1.2 FPGA开发设计

FPGA选用XC6SLX9-2CSG324I，主要负责解析脉宽周期信号、波束控制和STC控制的运算。XC6SLX9-2CSG324I通过解析脉宽周期信号，计算脉冲宽度、周期和占空比，过脉宽或过占空比时采取相应的保护措施以避免T/R组件的损坏。XC6SLX9-2CSG324I通过解析串行移相控制报文来实现对移相器的控制，从而实现波束控制功能。XC6SLX9-2CSG324I通过解析串行衰减控制报文来实现对衰减器的控制，从而实现STC控制功能。

3.2 算法设计

3.2.1 ARM算法设计

ARM主要负责组件状态和故障监测与分析。ARM能够将经过测量组件得到的幅相误差系数存入铁电存储器中。组件开机工作后将铁电存储器中修正系数发送给FPGA。

ARM从外部读入6位组件槽位信息，根据该信息动态生成自己的IP地址，以实现组件的互换性能。同时，对T/R组件的脉冲电流、温度、激励功率、输出功率、反射功率和电压等信号进行采样与量化，并对指定的状态监测信号数据进行门限判断，一旦超过门限则判断为故障，点亮故障指示灯，进行相应的保护操作，实时地上报T/R组件的状态和故障信息，并锁存故障时的状态。

3.2.2 FPGA算法设计

FPGA处理器负责波束控制和STC衰减控制的运算。波束控制时，FPGA接收ARM发送的相位初始修正码，并接收外部485总线送入的串行移相控制报文。报文包含移相码A 、移相码B、频率码和使能等信号。将解析出的移相码与对应频率的相位初始修正码进行减法运算，将得到的移相器控制信号进行串转并运算，并按时序要求依次将移相器控制信号A及移相器控制信号B输出至移相器相应的控制端，从而完成波束控制功能。STC控制时，FPGA解析出衰减控制报文里的STC曲线数据并存在内部寄存器中。STC曲线数据为128阶6位幅度控制码。当STC选取码发生变更时，以脉宽周期触发信号的下降沿为起始时刻，按3 μs的间隔依次将128阶幅度控制信号输出至数控衰减器控制端，从而完成STC控制功能。

系统的算法处理流程如图2所示。

4 结束语

本文分析了基于ARM处理器和FPGA处理器对组件实时智能监控技术的设计方法，并完成了拷机试验。实际的使用结果表明，ARM处理器能够实时地进行对组件故障状态监测收集、控制、存储和上报，方便故障定位和维修，同时FPGA能够快速地对组件进行移相与衰减计算与控制，两者的互补使用很好地满足了T/R组件的工作要求。

参考文献：

[1] 周根林.嵌入式系统原理与应用[M].南京：南京大学出版社，2006：93-97.

[2] 倪一鸣.基于uC/OS-Ⅱ的网络控制系统通讯接口设计[J].兵工自动化，2003，22(3)：55-57.

[3] 史久根，张培仁，陈真勇.CAN现场总线系统设计技术[M].北京：国防工业出版社，2004:26-57.

[4] 宁杰城，王春，周新志.ARM内核上的uC/OS-II嵌入式系统的移植[J].中国测试技术，2005，31(2)：65-66.