低功耗Sigma-Delta调制器的建模与设计

孔梦华，卜　刚，吴振淇

(南京航空航天大学 电子信息工程学院，江苏 南京 211106)



低功耗Sigma-Delta调制器的建模与设计

孔梦华，卜刚，吴振淇

(南京航空航天大学 电子信息工程学院，江苏 南京 211106)

针对Sigma-DeltaADC在实现高精度的同时如何降低系统功耗这一问题，通过进行建模分析，得出满足精度需求的最低性能指标。并对二阶Sigma-Delta调制器的非理想因素进行数学建模分析，在满足ADC精度的同时对ADC组成模块的最低性能指标进行分配，利用SDtoolbox进行仿真验证。基于CSMC0.5μmCMOS工艺，在5V电源电压下，对调制器进行了电路级设计。结果显示在模块最低性能时，调制器输出信号的带内信噪比为83.5dB，总功耗为1.8mW。

SigmaDelta调制器；建模分析；低功耗设计

近年来，随着手机、可穿戴类设备等电子类产品性能的增强和市场的扩大，有力推动了芯片业的发展。作为芯片基础的超大规模集成电路(VLSI)工艺也在不断改进，晶体管尺寸日益缩小以满足强劲的性能和功耗的减小。芯片对数字信号处理能力不断加强，使模拟信号的数字化处理程度越来越高[1-2]。数字信号处理技术不断增强的同时，如何将模拟信号高速准确地传到数字芯片内部进行处理，并降低系统的功耗以增加电子设备续航时间，这些均是急需解决的问题。作为连接模拟信号和数字信号之间的桥梁，数模转换器(ADC)的转换速度、精度、功耗，对整个系统性能的提高和功耗的降低至关重要[3]。本文对调制器功耗进行了充分的优化，在实现ADC高精度的前提下，尽量降低了调制器的功耗。

1　Sigma-Delta调制器基本原理

Sigma-Delta调制器主要通过过采样和噪声整形两种技术来提高ADC的精度[4]。模数转换器的过采样技术通过增加采样时钟频率来实现。对信号的采样快慢通过过采样率(OSR)来进行描述

(1)

其中，fs为ADC时钟采样频率；fN为奈奎斯特采样频率；fb为信号频率。

过采样可减小量化后信号的带内噪声。对进行过采样后的信号进行量化，量化噪声的功率谱密度仍然分布在[-fs/2,+fs/2]之间，因此分布在信号带内的量化噪声功率只是其中一小部分。二阶一位量化的Sigma-Delta调制器基本原理框图如图1所示[5]。

图1　二阶Sigma-Delta调制器Z域等效模型

其中，X(z)为输入信号；E(z)为叠加的量化噪声；Y(z)为输出信号；H(z)=z-1/(1-z-1)为积分器的理想传输函数。若有增益因子g1=0.5，g2=2，则输入输出的关系为

Y(z)=z-2X(z)+(1-z-1)2E(z)

(2)

二阶Sigma-Delta调制器对信号的传输函数只是有两个时钟的延时，而对量化噪声则在频带内进行了压缩，从而达到了噪声整形的效果。

2　调制器的非理想参数数学建模分析

2.1积分器有限增益

由于运放增益A虽然有限，但是A≫1，因此忽略传输函数H(z)的增益误差，可得到传输函数H(z)为

(3)

其中，g为积分器的增益。对照积分器的理想传输函数H(z)=z-1/(1-z-1)，可发现积分器的极点由1变成1-g/A，这会使整个Sigma-Delta调制器的传输函数发生变化。

为分析方便，令积分器的增益g=1，u=1/A，此时带内量化噪声为

(4)

2.2运放的有线带宽和压摆率

积分器的积分时间常数τ=1/(2π·GBW)，GBW是运放的单位增益带宽。由于运放的有限单位增益带宽，积分时间常数并不是无穷小，导致电荷转移不完全[6]。因此，积分器输出和输入之间满足的实际关系为

Vout(nT-T+t)=Vout(nT-T)+

α·gVm(nT-T)(1-e-t/τ)

(5)

其中，α为运放有限增益导致的积分泄露因子；g为积分器的增益因子。若ADC的采样时钟周期为T，则一个周期内T/2用来采样保持，另外T/2用来进行积分。由于积分时间的有限性，导致存在e-T/2τ的积分建立误差。

ε为两个积分器的建立误差之和，即e-T/2τ1+e-T/2τ2。对于总建立误差为ε的二阶Sigma-Delta调制器，其带内噪声为

(6)

为充分保证积分建立过程不受运放压摆率的限制，使运放的压摆率满足

(7)

2.3积分电容失配

积分器的增益系数是由采样电容和反馈积分电容的比值来获取的，若电容的大小尺寸有误差，就会造成积分增益的偏差[7]。假设实际积分器的增益因子g*与正常理论值g的关系为：g*=g(1±δ)，δ为失配误差。可得到包含了电容失配和量化误差的信号带内噪声为

(8)

2.4时钟抖动

因采样抖动造成的误差是随机不确定的，因此可假设不确定因子δ是一个满足标准偏差为σ的高斯随机过程，此时采样误差的功率会均匀分布在[-fs/2,+fs/2]之间，其功率谱密度为[8]

(9)

由于Sigma-Delta调制器过采样的运用，信号带内的抖动噪声为

(10)

2.5采样积分和运放的热噪声

开关电容在采样和积分过程中均会产生热噪声。将开关电容在采样和积分时产生的热噪声，以及运放产生的热噪声全部等效到输入采样电容上，可得到总的噪声功率为[7]

(11)

其中，x=2Ron·gm1；Cs为采样电容；Ron为采样开关导通电阻；gm1为输入差分对的跨导。由于所有的噪声源产生采样白噪声，因此认为热噪声功率谱密度可由总噪声功率除以fs/2得到。对热噪声功率谱从0～fs/(2OSR)进行积分可得到总的输出带内热噪声为[4]

(12)

2.6Simulink系统仿真

通过上述分析，在系统采样时钟频率为2.5MHz下，输入幅度为0.5V，频率为10kHz的正弦波时，若期望输出信号的有效位数为14bit，即带内信噪比约为86dB，通过上述建模分析可确定系统的各项非理想参数如表1所示。

表1　调制非理想参数

在Simulink下的调制器模型中，添加上述非理想参数，进行行为级仿真[9]，如图2所示。将仿真结果进行FFT频域分析，可得到输出信号的频谱图。如图3所示，信号带内信噪比为85.2dB，有效位数为13.9bit，与设计目标较为接近。由此可验证非理想参数建模分析的准确性。

图2　Simulink下包含非理想因素的Sigma-Delta调制器模型

图3　Sigma-Delta调制器Simulink仿真的输出信号频谱

3　Cadence下电路级设计与仿真

本设计的调制器电路图如图4所示[10]。调制器采用开关电容进行采样和反馈积分。clk与non_clk构成两相不重叠时钟[11]。在采样相位时， 为0，在积分相位时 为1。Vout为输出电平，高电平时为5V对应数字1，低电平时则为0。在采样相位时，clk闭合，non_clk断开，对信号进行采样，同时锁存比较器进行比较。在积分相位时，clk断开，non_clk闭合，进行环路反馈积分。通过Spectre仿真，显示整个调制器的静态功耗为1.8mW。

图4　二阶一位量化Sigma-Delta调制器电路图

图5　电路级调制器输出信号频谱

从图5可知，输出信号的带内信噪比为83.5dB，有效位数为13.6bit，与理论设计目标接近。

4　结束语

本文通过对二阶一位量化Sigma-Delta调制器详细的非理想参数分析，在给定精度目标和输入信号相关参数时，可计算出调制器组成模块的最低性能要求，在此基础上搭建了Simulink行为级仿真模型，并加入计算出的非理想参数进行仿真。仿真结果的精度与理

论分析极为接近，验证了非理想参数理论分析的正确性。最后，在Cadence中进行整体的电路级设计与仿真。由于电路级的非线性等不利因素的影响，其输出信号的有效位数略小于理论目标，但仍有较高的准确性。通过仿真结果分析证明了本方法流程具有较高的准确性。

[1]易婷.高性能ΣΔ模数转换器设计[D].上海:复旦大学,2002.

[2]吴笑峰.高精度Sigma-DeltaADC的研究与设计[D].西安:西安电子科技大学,2009.

[3]王哲飞.高精度Sigma-Delta调制器设计[D].哈尔滨:哈尔滨理工大学,2015.

[4]SchreierR,TemesG,C.Delta-sigmadataconverters[M].北京:科学出版社,2007.

[5]刘忠超.应用于UHFRFID接收机中Sigma-DeltaADC的研究与设计[D].南京:南京邮电大学,2014.

[6]CandyJ,TemesG.Thedesignofsigma-deltamodulationanalog-to-digitalconverters[J].IEEEJournalofSolid-StateCircuits,1988,23(6):1298-1308.

[7]RDRio.CMOS-Schaltungen,CMOScascadesigma-deltamodulatorsforsensorsandtelecom[M].北京:科学出版社,2007.

[8]FrancoMaloberti.Dataconverters[M].西安:西安交通大学出版社,2010.

[9]BrigatiS,FrancesconiF,MalcovatiP,etal.Modelingsigma-deltamodulatornon-idealitiesinSimulink(R)[C].SF,CA:Proceedingsofthe1999IEEEInternationalSymposiumonCircuitsandSystem, 1999.

[10] 何乐年,王忆.模拟集成电路设计与仿真[M].北京:科学出版社,2008.

[11]JanMRabaey,AnanthaChandrakasan,BorivojeNikolie.数字集成电路:电路、系统与设计[M].2版.周润德,译.北京:电子工业出版社,2010.

Modeling and Design of the Low-power Sigma-Delta Modulator

KONGMenghua,BUGang,WUZhenqi

(SchoolofElectronicInformationEngineering,NanjingUniversityofAeronautics&Astronautics,Nanjing210016,China)

Theanalog-to-digitalconverter(ADC)isthenecessaryinterfaceforanalogsignaltodigitalsignalconversion.Theminimumperformanceindexofthesigma-deltaADCwhilemeetingtheprecisiondemandareobtainedbymodelinginordertoreducethepowerconsumptionofthesystemwhilemaintaininghighprecision.Themathematicalmodelinganalysisofthenon-idealfactorsofasecond-orderSigma-Deltamodulatorisperformed,andthedistributionofminimumperformanceindicatorsoftheADCmoduleissimulatedwithSDtoolbox.Basedon0.5μmCMOSCSMCprocessandunderthe5Vpowersupplyvoltage,thispaperpresentsthemodulatorcircuitdesign.Theresultsshowthatthein-bandsignal-to-noiseratiois83.5dB,andtotalpowerconsumptionis1.8mWatminimumperformanceofthemodulator.

sigma-deltamodulator;modelinganalysis;low-powerdesign

2015-12-11

江苏省自然科学基金资助项目(BK2012792)

孔梦华(1988-),男，硕士研究生。研究方向：集成电路设计。吴振淇(1991-),男，硕士研究生。研究方向：集成电路设计。

10.16180/j.cnki.issn1007-7820.2016.09.037

TN761

A

1007-7820(2016)09-136-04