基于FPGA和以太网的多通道数据采集系统*

焦佳伟，石云波，邹　坤

（1.中北大学电子测试技术国家重点实验室，太原030051；2.苏州中盛纳米科技有限公司，江苏苏州215123）



基于FPGA和以太网的多通道数据采集系统*

焦佳伟1，2，石云波1*，邹坤1，2

（1.中北大学电子测试技术国家重点实验室，太原030051；2.苏州中盛纳米科技有限公司，江苏苏州215123）

摘要：为了实现加速度传感器批量标定测试，能让16个加速度传感器同时并行测试，设计了基于FPGA和以太网的多通道数据采集系统。该系统以FPGA为核心控制芯片，实现16路模拟信号的实时采集、编帧与数据存储，并通过以太网接口芯片W5300完成与上位机的通信。整个系统采用模块化设计，功耗低、采集精度及可靠性高、实时性好，已成功应用于加速度传感器批量标定测试设备中。

关键词：FPGA；以太网；数据采集；W5300

项目来源：国家高技术研究发展计划（863计划）资助项目（2013AA041109）

在数字化的今天，数据采集在人们的生活中起着不可或缺的作用，作为信号处理过程中的一个重要环节，数据采集已经广泛应用于雷达、声纳、瞬态信号测试、无线探伤等诸多领域［1-2］。但随着应用的深入，在对一些复杂的系统进行多通道连续高速数据采集时，对数据采集系统的实时性和可靠性以及控制精度都有较高的要求，这些复杂系统的通信方式通常采用USB来与计算机通信。目前流行的USB不仅传输距离有很大的限制，而且稳定性不高，容易掉线，同时，由于系统电路设计不合理、时钟偏差等问题，造成数据传输不稳定。

针对以往所发现的问题，本系统设计了以FP⁃GA为核心控制器，采用能够长距离传输、性能稳定的以太网来实现数据传输。该系统是在实际的应用背景下设计的，通过合理的选取高速、高精模数转换器，优化数据采集系统的电路设计和时序设计［3］，对16路加速度传感器数据进行采集，以便实现加速度传感器的批量标定测试。

1　系统总体方案设计

由于FPGA具有高的时钟频率，运行速度快，开发周期短，集成度高，功耗低，设计费用低，组成形式灵活等诸多优点［4］。因此本系统主控芯片选用Xilinx公司的FPGA Spartan-3系列的XC3S400，整个系统采用模块化设计。按照技术指标要求设计了各功能模块，主要由FPGA控制模块、多路传感器、电源模块、多路模拟选择开关模块、信号调理模块、A/D转换模块、以太网接口模块以及上位机等组成，整体电路框图如图1所示。

图1　数据采集电路框图

多路模拟信号进入后，先经过一阶低通滤波器，去除高频噪声，再经运算放大器进行跟随，通过16选1模拟开关，多路信号分时输出给ADC采集电路，在ADC采集前，对信号进行分压和跟随调理，之后进入A/D转换器，由FPGA控制模拟开关进行通道切换并控制A/D转换器进行数据的采样、量化和编码［5］，最后将转换后的数据通过以太网接口芯片上传至上位机，上位机实现数据的处理和分析。

2　系统硬件设计

设计要求输入信号电平为0～5 V，异常时为-1 V～+7 V设备不损坏，上电工作时输入阻抗Rin≥2 MW。模拟信号输入接口电路如图2所示。

图2　模拟信号调理电路

电路中输入端R10（3 M）保证输入信号开路时设备可正常工作，该电路输入开路时，输入端通过R10拉低。运放输入端电阻R4一方面起到限流作用，为了避免信号异常对运放造成损坏而串接在输入端，另一方面R4还可以与C5构成一阶低通滤波器，用于滤除高频，信号的截止频率为

其中运放采用ADI公司的四路、轨到轨输入和输出、单电源放大器AD8608，选用主要以下3个原因：

（1）该运放单电源供电简单、少用电源模块以提高可靠性，可以实现轨到轨的跟随。

（2）速度满足输入信号要求，可以与后续的模拟开关速度及阻抗匹配。

（3）容性负载驱动能力强，避免出现信号振荡。

2.2模拟开关电路设计

模拟开关选用的是ADG706，ADG706具有16路输入通道，通过选择EN使能端高低控制端A0-A3的二进制编码来确定所选择的输出通道。电路如图3所示。

图3　模拟开关电路

2.3A/D转换电路设计

A/D转换电路模块采用AD7667芯片，AD7667是16位单通道A/D转换器，信号调理模块输出的信号进入A/D转换模块，A/D转换电路模块原理图如图4所示。

图4　A/D转换电路

模拟信号V1（0-5V）经电阻R25、R26进行分压，将0~5 V的信号调理到AD7667的输入范围值V2（0~ 2.5 V），V2经过AD8031跟随后，增加了驱动能力。R27、C2构成一阶滤波电路，能够保证运放稳定驱动A/D转换器的容性输入负载，并限制了运放的噪声带宽，减少噪声干扰。最后输出的信号输入至A/D转换器芯片AD7667［6］。

2.4以太网接口电路设计

以太网接口协议芯片使用WIZnet公司生产的硬件协议栈芯片W5300，主要硬件连接原理如图5所示。

图5　以太网接口电路连接图

FPGA和W5300的接口信号有数据总线、地址总线以及一些控制信号，W5300工作在直接寻址模式下，FPGA通过地址总线可直接访问W5300内部的各个寄存器或存储器，直接寻址模式比间接寻址模式具有更高的访问速度。BITI6EN引脚决定数据总线模式：BIT16EN拉高时为16位宽数据总线模式，BITI6EN拉低时为8位宽数据总线模式。本设计通过FPGA设置BITl6EN信号为高电平，实现16位数据总线工作模式，并采用直接寻址模式来实现数据的高速访问。

在以太网的设计中，外部接口的设计不可忽视，它关系到数据传输的抗噪声能力和稳定性以及传输距离：在数据传输过程中为了增强W5300的差分信号抗干扰能力，防止不同电平通过网线传输损坏设备，W5300与RJ45之间采用网络隔离变压器连接，其支持频率高达300 MHz，既能满足高速以太网的频率要求，又能有效地保护接口电路。W5300芯片设有外置指示灯输出，当网络连接成功时，LIN⁃KLED引脚输出低电平；当有数据包发送时，发送端TXLED输出低电平，接收端RXLED输出高电平。通过观察外置指示灯，可以实时显示以太网的数据传输动态［7］。

2.5电源电路设计

通过LM2576HVS-5产生的+5 V为整个系统提供电源，其中模拟开关ADG706、运放AD8608、AD7667等芯片直接使用该电源。其他电路使用转换后的电源，主要通过双路输出低压降稳压器TPS70345和低压差线性稳压芯片AMS1117-2.5，其中TPS70345芯片将5 V电源转换成3.3 V和1.2 V电压，AMS1117-2.5芯片将5 V转化成2.5 V。为了增强系统稳定性，设计中增加了滤波电容，对模拟地和数字地做了隔离处理。

3　数据采集的控制逻辑设计

在FPGA的控制逻辑下，通过模拟开关ADG706切换采集通道，模数转换芯片AD7667采用异步快速采集模式对信号进行采集和转换，为了节约使用FPGA的I/O引脚，降低成本，将A/D转换完成的16位高精度数据的高8位和低8位分时从AD7667的［D7：D0］输出［8］。

AD7667输出的数据第1时间存储在FPGA的内部RAM中，通过编帧，以一定的帧格式通过以太网发送至PC端。具体通信帧格式如表1所示。

表1　通信帧格式

4　系统试验与结果

试验中用信号发生器产生波形作为输入信号，输入0~3 V、频率为1 kHz的正弦信号，采集到的部分通道数据如图6所示，通过上位机软件进行分析，正弦信号波形如图7所示，横坐标表示采集时间，纵坐标表示采集的电压，纵坐标电压数据与采集数据对应关系式：

Δy表示2个字节的16进制数据转换成10进制的数值。测得信号的最大纹波为1.0 mV，系统的采集精度达到了1‰，频率稳定，幅值精确，很好地还原了输入信号，系统稳定可靠。

图6　采集的部分通道数据

图7　数据采集波形图

5　结束语

本设计介绍了一种基于FPGA和以太网的多通道数据采集系统，该系统采用以太网通信，接口芯片选用集成协议栈的W5300，节省了FPGA的资源使用。系统经实验验证，运行稳定可靠，实现了多通道加速度传感器数据的采集和传输，并且系统结构简单、成本低廉，具有很高的实用价值。

参考文献：

［1］薛瑶，任勇峰，崔永俊.高速高精度多通道数据采集电路的设计［C］//中国兵工学会第十四届测试技术年会，2008：186-189.

［2］薛瑶.某飞行器数据记录器的优化设计［D］.太原：中北大学，2009.

［3］张摇鹏，杜彬彬，任勇峰.基于FPGA的超声数据采集装置的设计与实现［J］.电子器件，2014，20（5）：81-84.

［4］关守平，尤富强，董国伟.基于FPGA的高速数据采集系统设计［J］.控制工程，2013，37（1）：970-975.

［5］郑永秋，史赟，李圣昆，等.多通道高精度数据采集电路的设计与实现［J］.电测与仪表，2011，48（9）：86-90.

［6］姚宗，文丰，张文栋，等.基于FPGA的多通道数模信号实时采编存储系统［J］.计算机测量与控制，2010，18（7）：1596-1598.

［7］吴昊，严胜刚，薛双喜.基于W5300的以太网数据传输系统的设计与实现［J］.电子设计工程，2012，20（9）：92-94.

［8］李圣昆.高速数据采集记录装置研究［D］.太原：中北大学，2006.

焦佳伟（1988-），男，汉族，陕西省咸阳人，现为中北大学在读硕士研究生，研究方向为多通道数据采集系统，jwb⁃jjw@163.com；

石云波（1972-），男，中北大学副教授，目前主要从事MEMS、微惯性器件等方面的研究，y.b.shi@126.com。

A Dual-Light Screen Bullet Velocity Measuring System Design and Implementation*

JIANG Xudong1，2，LI Jinming1，2*，QIN Li1，2，GAO Genwei1，2，HE Yunze3

（1.National Key Laboratory for Electronic Measurement Technology，North University of China，Taiyuan 030051，China；
2.Key Laboratory of instrumentation Science & Dynamic Measurement of Ministry of Education，North University of China，Taiyuan 030051，China；3.School of Information and Communication Engineering，North University of China，Taiyuan 030051，China）

Abstract：In modern weapons research，high precision measurement of bullet velocity is indispensable，a Dual-Light Screen Velocity Measurement System（LSVMS）was designed which is composed of hardware and software. The system takes FPGA as the control core，implementing the conditioning and acquisition of current signal from front light screen sensor by controling hardware circuit，then the data will be stored and uploaded to the host com⁃puter through the network port. The design adjusts the signal to zero by software，which solves the problems of insta⁃bility of adjusting to zero by traditional hardware and uses way of bomb bottom trigger to timing，which improves the accuracy of the velocity of the bullet. Compared with the traditional velocity measurement system，the system is more accurate and more flexible. After several tests and experiments，the system has been successfully applied to the development of a military product.

Key words：LSVMS；FPGA；zero-adjustment by software；bomb bottom trigger

doi：EEACC：7320E10.3969/j.issn.1005-9490.2016.01.036

收稿日期：2015-04-09修改日期：2015-05-06

中图分类号：TP274

文献标识码：A

文章编号：1005-9490（2016）01-0168-04