DDS杂散信号分量抑制方法研究

2015-03-29 04:29赵立新
关键词:累加器杂散存储器

南 楠,赵立新

(三门峡职业技术学院信息传媒学院,河南 三门峡 472000)

DDS杂散信号分量抑制方法研究

南 楠,赵立新

(三门峡职业技术学院信息传媒学院,河南 三门峡 472000)

对比分析几种常见抑制杂散的方法。针对DDS信号大量的杂散、相位截断、幅度量化等问题,提出了一种新的均和加扰方法,并应用在DDS信号源设计中,对抑制杂散信号非常有效。

DDS;频谱分析;杂散抑制;相位截断

直接数字合成(DDS)技术具有信号频率分辨率高、切换速度快、相位连续、噪声低、能精确地控制幅度、相位、频率3个信号参量等优点,应用广泛。但其输出信号杂散量大、相位截断,如何有效抑制杂散量是研究的重点问题。文中先对DDS原理进行阐述,继而对比分析几种常用抑制DDS杂散信号分量的方法,并提出一种对抑制杂散信号非常有效的均和加扰法。

1 DDS基本原理

DDS技术是一种采用数字信号处理技术,等间隔采样一个固定频率的参考频率源,通过设置可编程的二进制控制字分频参考时钟频,然后采用过查表法产生相位和频率可调的输出信号。DDS的原理如图1所示,整个系统的同步工作由一个系统时钟脉冲的fc触发,主要由4部分组成:相位累加器、波形存储器、数模转换器(D/A)、低通滤波器(LPF)[2]。

(1)相位累加器

如图2所示,相位累加器实现逐级地累加线性数字信号,由两部分组成:N位加法器和N位相位寄存器。根据不同的频率控制字、相位累加器累加出相应的相位序列,将相位序列作为地址来寻址波形ROM查询表。时钟脉冲fc每次触发,加法器先把频率控制字K和寄存器反馈值进行相加,相加后的数据被送到寄存器输入端,上一个时钟脉冲触发后产生的相位数据被寄存器反馈至加法器的数据输入端,随后在下一个时钟脉冲到来时加法器将寄存器反馈的数据与频率控制字K相加,相位累加器加至满量溢出时,单个周期工作完成,相位累加器继续周而复始地进行相位累加[3]。

(2)波形存储器

波形存储器示意图如图3所示,波形ROM中存储了单个周期的输出波形幅度值,波形存储器把信号的相位量化序列φ(n)转化成幅度量化序列S(n)。所需输出波形的一个周期的波形幅度值存储于波形存储器中,且理论上波形存储器中可以存储周期性的任意波形。

(3)D/A转换器

D/A转换器实现数字量到模拟量的转换,波形存储器输出的正弦幅度量化序列S(n)经过D/A转换器,产生合成波形为包络的阶梯波S(t)。

(4)低通滤波器

低通滤波器用于去除D/A转换器输出信号中的高频成分,得到所要合成的频率信号。

2 DDS特点分析

与传统的频率合成器相比较,DDS技术采用了不同的全数字结构,其性能更优越,弥补了传统频率合成技术的成本高、设备体积较大、电路复杂、可移植性差等不足,DDS频率合成技术主要具有以下几方面特点:

(1)频率转换时间短

DDS是一个无任何反馈环节的开环系统,D/A转换器的延迟时间、外部低通滤波器的响应时间和频率控制字的传输时间决定了频率转换时间。高速DDS器件是采用流水线结构,那么时钟周期与流水线长度的乘积就是频率控制字的传输时间。随着截止频率的提高,外部低通滤波器的频响时间反而减小。因此高速DDS器件频率切换非常快,频率转换时间可达纳秒级,比其他合成方法短几个数量级[4]。

(2)频率分辨率高

设DDS系统的参考频率为fc,相位累加器的位数为N,频率分辨率为Δf,根据公式Δf=fc/2N可知,相位寄存器的位数越大,频率分辨率越高,DDS最高能达到μHz的高分辨率。

(3)相位变化连续

DDS系统运行时,数据输入端有转换频率指令时,经系统合成改变其输出频率,本质上是信号的相位增长速率改变了,因此在频率变化时相位是连续变化的,这是其它频率合成技术难以实现的。相位变化连续不会产生频率分量的离散和相位信息的丢失,能够有效地整合频谱资源,目前在跳频、雷达等现代系统中应用较多。

(4)可以输出任意波形

根据香农采样定理,无论相位累加器所输出的波形数据是正弦或其他波形,只要波形数据中的高频率分量不超过采样频率的1/2,DDS系统就可以输出它。并且DDS系统采用模块化设计,波形存储器中的数据决定了所输出的波形,只要对存储器中数据进行设置,那么DDS可以输出锯齿波、方波、正弦等任意波形。

(5)具有数字调制功能

DDS系统大部分是由数字信号处理器件组成,是一个全数字结构的相位控制系统,偏重于软件的控制,易于实现数字调幅、调相、调频等功能。DDS系统可以产生正交信号,甚至可以同时产生两个正交信号,若在DDS系统的2个ROM分别存储正弦和余弦两个函数表,则可以输出正交的载波信号。同时DDS系统还可以进行线性调频、非线性调频设计,只需在现有的相位累加器前再加一个累加器即可。

(6)输出频带范围广

由香农采样定理可得,DDS的上限频率是合成器的最大时钟频率的一半,因此从理论上讲DDS输出频率范围为:0~1/2fc。但是在实际工程应用中,由于高频信号频谱恶化和低通滤波器的非理想特性,DDS的输出频率上限只能达到0.4fc,这样的频带范围是其他频率合成技术无法比拟的[5]。

DDS技术并不是十全十美,它也存在如下缺点:

(1)输出信号的杂散分量丰富

由于DDS在寻址波形表时采用相位截断方法,直接导致了DDS输出信号中引入杂散分量,同时DDS系统中的数字模拟转换器的非理想特性及幅度量化、相位截断误差等因素也导致输出信号的杂散分量丰富,因此在设计DDS系统时,要考虑到如何抑制DDS输出信号的杂散分量丰富。

(2)输出信号的带宽受限

由DDS的结构及其工作原理可见,DDS系统中的数模转换器、波形存储器及相位累加器等器件的运行速度限制了DDS的工作频率。

3 杂散信号分量抑制方法对比

杂散信号是DDS系统误差的主要来源,所以对杂散信号的抑制非常重要,根据不同的情况,提出几种抑制DDS杂散信号分量的方法。

3.1 抑制相位截断杂散

3.1.1 尼古拉斯相位累加器法

根据非理想情况下DDS的频谱分析结论得出:GCD(K,2B)=2B-1时,输出信号的杂散信号能量集中在一条频率点上;GCD(K,2B)=1时,输出信号的杂散信号能量分布在2B个频率点上;后者的信杂比相较于前者有所提高。

采用如图4所示尼古拉斯相位累加器来抑制杂散信号,这种方法不论K值为多少,都会让GCD(K,2B)=1,从而实现把一些频率点上的杂散能量扩散到多个频点上,达到提高信杂比的目的。

由图4可见,时钟频率fc作用下,D触发器会产生(0,1)交替序列。从总体角度出发,加上一个D触发器,实际上是加了一个(1/2)LSB的调制信号在相位累加器上,这就会让GCD(k,2B)+1。

但是当GCD(K,2N)≥2B,DDS系统的输出信号中并没有产生相位截断误差,这时如果加上尼古拉斯相位累加器,反而会产生相位误差信号,所以遇到这种情况,可以采用reset键来关闭D触发器。

尼古拉斯相位累加器法并没有改变相位截断误差序列的周期性,而将一些频率点上的杂散能量扩散到多个频点上。

3.1.2 加扰法

理论分析因幅度有限量化、相位截断致使DDS输出信号的频谱中引入杂散分量,其实幅度量化误差序列εq(n)、相位截断误差序列εA(n)均为周期序列是根本原因,那么如果将εq(n)和εA(n)转换成随机序列,破坏了εq(n)和εA(n)的周期性,也就破坏了杂散分量的规律性,从而把杂散信号转换成随机的相位噪声,避免相位舍位所引入的杂散分量,这就可以采用加扰技术[6-7]。

如图5所示DDS系统中加扰技术,在此分析加扰技术中的相位加扰技术:

(1)传统相位加扰技术[8]

由图5可见,在相位寄存器的输出端加入一个均匀分布在区间内[0,2N-A]的随机数zp(n),用其和的高A位来寻址波形ROM,则波形ROM的输出序列可表示为:

(1)

式中φ(n)是相位寄存器的值,ε(n)是相位截断总误差,可以得到:

(2)

当GCD(K,2N-A)<2N-A时,如果zP(n)<2N-A-εA(n),那么εA(n)+zp(n)将会被截断成零,且ε(n)=-εp(n),它的概率为:(2N-A-εA(n))/2N-A;如果zp(n)≥2N-A-εA(n),那么εA(n)+zp(n)将会被截断成2N-A,并且ε(n)-2N-A-εA(n),它的概率为:εA(n)/2N-A。

(3)

(4)

GCD(K,2N-A)=2N-A-1时,ε(n)为:2N-A-a,0,2N-A-1,0。

(5)

E[ε2(n)]的最小平均值为:

(6)

GCD(2N-A)=1时,相位截断误差序列ε(n)重复取值区间[0,2N-A]内的每个值,E[ε2(n)]取得最大平均值:

(7)

此时A只有取足够大的值,才能确保加扰后相位截断误差εA(n)可变为白噪声序列,可得到其信噪比:

(8)

GCD(K,2N-A)=2N-A-1时,此时得到最大的信噪比:

(9)

GCD(K,2N-A=1时,此时得到最小的信噪比:

(10)

根据式(9)和(10),寻址位数A的大小决定了信噪比的高低。

实信号sin函数的能量在正负频率上均匀扩分布,杂散噪声总能量分布在M个频率点上,M是离散傅里叶变换的长度,所以相位截断误差εA(n)的能量同样分布在M个频率点上,则D/A转换器的输出信号通过LF后,结果其相位截断误差的总能量变为1/M[9]。

将扰动信号(f0=1 MHz,K=64,N=16,B=9)加入信号,测试结果表明,扰动信号加入后,可以大大改善DDS的能量谱。

(2)均和加扰技术

基于之前介绍的传统相位加扰技术,提出一种均和加扰技术。均和加扰技术(图6)工作原理为:相位累加器的输出信号与相位扰动信号分别进行相加、相减,相位截断后分别寻址波形ROM,之后波形ROM输出两个正弦信号,这两个正弦信号进行相加,然后对它们之和取平均,这在一定程度上均和了相位加扰引起的误差,均和后的信号送至D/A转换器的输入端[10]。

GCD(K,2N-A)=1,信噪比是最小值时,不加扰法、传统相位加扰法、均和相位法加扰这3种情况下的仿真结果如图7所示,均和加扰法对输出信号的改善效果最好。

(注:fc=1MHz,K=64,N=16,B=7)

图7 不加扰法、传统加扰法和均和加扰法的信噪比仿真结果

3.2 抑制DAC转换误差带来杂散

如图8所示在此采用均和的方式来减小DAC转化误差所引入的杂散信号,即均和DAC结构。把完全相同的2个DAC输出信号进行相减,这样叠加了反相信号,同时抵消了同相的干扰,这能够抑制DAC转换误差带来的杂散信号[11]。

4 结 论

本文介绍了DDS的基本原理及其各组成部分,并分析了DDS的优点和缺点。深入研究了理想情况和非理想情况下DDS输出信号的频谱特性,提出了几种抑制DDS杂散信号分量的方法,研究结果表明这些方法行之有效,其中均和加扰法对抑制杂散信号非常有效。在设计DDS电路中,综合使用以上方法可大大改进DDS性能,提高频谱纯度,同时可简化硬件电路。

[1]张妍,陈涛.基于DDS技术的数字移相信号发生器的设计及FPGA的实现[J].信息通信,2014,(11):59.

[2]张磊.DDS信号源实验设计[J].技术研发,2015,(01):94.

[3]汤兵兵.基于DDS技术的信号发生器设计与实现[D].南昌:南昌大学,2015.

[4]赵伟,黄秀节,雷国伟.基于DDS技术的随机频率信号发生器[J].电子测量技术,2010,(01):22-28.

[5]费洪磊,唐普英.DDS杂散抑制分析及其LPF的设计[J].大众科技,2010,(05):112-114.

[6]李辉祥.直接数字频率合成技术的杂散抑制研究[D].武汉:华中师范大学,2013.

[7]皇甫江,华宇,李实锋.基于DDS技术的Loran-C信号源的杂散信号抑制的分析与实现[J].时间频率学报,2014,1(37):41-48.

[8]楚晓丽,张严.DDS信号频谱的杂散分析与抑制方法研究[J].软件导刊,2013,(01):25-27.

[9]张成,郑明辉.基于FPGA的DDS杂散分析及抑制方法[J].电子设计工程,2012,(11):176-179..

[10]高建栋,韩壮志.DDS杂散分析及抑制方法研究[J].计算技术与自动化,2012,(06):29-33.

[11]姚宏亮,汪海燕.基于DDS相位噪声分析及抑制[J].长春工业大学学报,2013,(02):43-45.

[责任编辑:王荣荣 英文编辑:刘彦哲]

Analysis of Methods for Restraining DDS Signals

NAN Nan,ZHAO Li-xin

(School of Information and Media,Sanmenxia Polytechnic College,Sanmenxia Henan 472000,China)

Several methods of reducing spurious signals are analyzed.To resolve spurious signals,phase truncation and amplitude quantization of DDS signal,a new method called Balancing scrambling technology is presented.This method is applied to the design of DDS signal source and is very effective for the suppression of spurious signals.

DDS;frequency analysis;spurious suppression;phase truncation

南楠(1981-),女,河南洛阳人,三门峡职业技术学院讲师。

TN 74

A

10.3969/j.issn.1673-1492.2015.06.011

来稿日期:2015-09-22

猜你喜欢
累加器杂散存储器
密码累加器研究进展及应用
静态随机存储器在轨自检算法
关于杂散辐射产生原因及解决方法的研究*
无线电发射设备杂散发射的测试方法探讨
基于FreeRTOS操作系统的地铁杂散电流监测系统
Fpga的信号发生器设计原理
基于霍夫变换的工位点识别算法设计与实现
用于时间延迟积分型图像传感器的流水采样列级运放共享累加器*
存储器——安格尔(墨西哥)▲
基于Nand Flash的高速存储器结构设计