锁相环调频发射接收系统

杨光义，闫燕莺，熊 飏，陈奕欣，谢泽浩，王 岚

(武汉大学 电子信息学院, 湖北 武汉 430072)

锁相环具有频率锁定、载波跟踪、调制和低门限等特性，尤其是集成锁相环的出现，使锁相环在移动通信中获得了广泛的应用。在调频发射系统中加入锁相环可以很好地解决信号的同步问题，采用锁相环设计的调频发射接收系统不会受到相位突变的影响，信号完全同步，使接收到的信号能够稳定地输出。该系统采用Philips公司生产的锁相环74HC4046，该芯片是通用的CMOS锁相环集成电路，功耗小，在电源电压VCC=4.5V时上限频率能达到17MHz，一般的锁相环只能做到1MHz，其优势明显。本文基于74HC4046锁相环设计调频发射接收系统，帮助学生深刻理解锁相环的工作原理，易于在实验室实现，提高教学效果。

1 原理介绍

1.1 锁相环原理

基本锁相环路是由鉴相器(PD)、环路滤波器(LF)和压控振荡器(VCO)组成的自动相位调节系统[1-4]，如图1所示。

图1 基本锁相环组成

相位比较器(即鉴相器)是实现相位比较的装置，用来比较参考信号vr(t)与压控振荡器输出信号υ0(t)的相位，产生对应于这2个信号相位差的误差电压vθ(t)。环路滤波器的作用是让低频信号通过，滤除误差电压υθ(t)中的高频分量及噪声，取出平均电压去控制VCO，改善控制电压的频谱纯度，以保证环路所要求的性能，增加系统的稳定性。环路滤波器还可以降低相位噪声，保证瞬时特性。压控振荡器受环路滤波器输出电压vc(t)的控制，使振荡频率向参考信号vr(t)的频率靠近，使两者的差拍频率越来越低，直至两者的频率相同，保持一个较小的剩余相差为止。锁相就是压控振荡器被一个外来基准信号控制，使得压控振荡器输出信号的相位与外来基准信号的相位保持某种特定关系，达到相位锁定或相位同步的目的。

1.2 调制解调原理

调制就是用基带信号去控制载波信号的某个或几个参量的变化，将信息荷载在其上形成已调信号传输，信号调制的目的是把要传输的模拟信号或数字信号变换成适合信道传输的高频信号，本设计主要运用调频技术。调频是使载波的瞬时频率随着调制信号的频率变化而变化,而幅度保持不变的调制方式。解调是调制的反过程，即从已调波信号中恢复原始的基带信号。调频系统具有较强的抗干扰能力与较高的效率，在无线通信、广播电视、遥控遥测等方面获得广泛应用。本设计利用锁相环实现音频信号的调制和解调[5]。

2 系统电路设计

2.1 整体设计

锁相环调频发射接收系统以锁相环为核心，与晶体振荡器、信号输入电路和信号输出电路组成整个系统，整体设计框图如图2所示。

图2 锁相环调频发射接收系统框图

锁相环主要用于实现系统的调制和解调。晶体振荡器产生的高频载波信号和信号输入电路得到的低频调制信号同时输入到锁相环调制电路，进行调制。由于实验室空间有限，为了避免不同实验台之间相互干扰，该系统采用模拟信道(用电容模拟)。已调波信号经过信道传输到锁相环解调电路，进行解调，还原出低频信号，然后输入到信号输出电路(音频功放)，推动喇叭或耳机发声。

2.2 振荡电路设计

石英晶体具有很高数量级(10-5)的频率稳定度，带负载能力强，受负载的影响比较小，品质因数高，具有极灵敏的频率补偿能力，在剧烈变化的环境下仍能稳定工作。本设计采用4MHz的石英晶体提供载波信号，产生4MHz的方波信号[6],具体电路如图3所示。

图3 石英晶体振荡电路

2.3 音频信号输入电路设计

由于输入的音频信号较弱，需要放大才能进行调制。本设计采用运算放大器RC4558设计音频信号输入电路，如图4所示。电压跟随器起到隔离和阻抗变换的作用，反相放大器的放大倍数可根据实验情况调整，输出信号经过电容耦合到锁相环路。

图4 音频信号输入电路

2.4 调制解调电路设计

在锁相环路中，若压控振荡器的输入除了低通滤波器输出信号外，还叠加了调制信号，则压控振荡器输出信号的频率就是以ω0为中心、随调制信号幅度的变化而变化的调频波信号。由此可知，调频电路可以利用锁相环来实现[7]。

锁相环输出信号频率可以精确地跟踪输入参考信号频率的变化，环路锁定后输入参考信号和输出参考信号之间的稳态相位误差可以通过增加环路增益被控制在所需数值范围内，这种输出信号频率随输入参考信号频率变化的特性称为锁相环的跟踪特性。本设计正是采用锁相环的跟踪特性来实现解调[8]。

2.4.1锁相环74HC4046介绍

锁相环74HC4046[9-10]管脚如图5所示。其中脚5是使能端，只有接地时，锁相环才能正常工作。脚14是信号输入端，由于74HC4046是CMOS器件，高、低电平的分界线是VCC/2，所以，信号输入的幅值一定要大于VCC/2，而且要求是方波，否则输出的结果可能不正确。调节脚3和脚4之间的分频关系，可以实现倍频或分频。鉴相器输出后，经过低通滤波，作为压控振荡器的输入(脚9，VCO-IN)。VCO-IN经过一个射极跟随器后，输出到锁相环的脚10。脚10的电压大小与所接电阻(负载)有关。

2.4.2芯片工作原理

74HC4046内部原理框图如图6所示。对于鉴相器1而言，属于电平触发，同步带大于捕捉带。R2用来控制VCO的最低振荡频率，R1用来控制VCO的最高振荡频率。所以同步带的大小由R1、R2、C1决定，其中R2、C1决定下限频率，R1、C1决定上限频率。锁相环中的环路滤波器为低通滤波器，有RC积分滤波器、无源比例滤波器和有源滤波器[11]3种设计选择，设计方法可参阅74HC4046的Datasheet和参考文献[3]。RC(R3、C2)的取值决定锁相环的捕获带大小。设计捕捉带的范围时，可以根据调制频率的范围适当选取，没有规定的取值[12]。对于鉴相器2而言，属于边沿触发(上升沿)，同步带和捕捉带是一样的，跟R3、C2的取值没有关系。

图5 74HC4046管脚

图6 锁相环内部原理框图

本系统中心频率设计为4MHz，同步带设计为2MHz～6MHz，捕捉带fC设计为fC=100kHz。由设计值fmax=6MHz，可以得到R1=10kΩ，C1=100pF，由fmin=2MHz，得到R2=150kΩ。由fC=100kHz，本振频率fL=4MHz，得到R3=1.5kΩ，C2=0.01μF。调制解调电路见图7。

图7 调制解调电路

另外，Philips锁相环74HC4046开发了在线计算软件，设计使用非常方便，省去了繁琐的计算，参考网址：http://www.838dz.com/calculator/1804.html。

需要指出的是，如果用锁相环做解调电路，注意要用鉴相器2，而不用鉴相器1。从图8中的鉴相器1的波形和图9中的鉴相器2的波形比较可知，鉴相器1的脚10输出仍然是高频信号，没有实现解调，而鉴相器2的脚10输出是低频调制信号，已经完成了解调功能[13]。

图8 鉴相器1波形

图9 鉴相器2波形

2.5 音频信号输出电路设计

锁相环解调电路输出的信号比较微弱，需要经过音频功率放大器放大，才能去推动耳机或喇叭发声。放大倍数设计为Gain=50，如果调试过程中发觉输出过大，可以将图10中的RW1和C4空接，则放大倍数调整为Gain=20。具体电路如图10所示。

图10 音频功率放大器电路

3 系统测试

为了便于调试，系统采用信号源产生单一频率正弦信号作为输入信号。信号源产生f=1.22kHz、峰-峰值为10mV的正弦波信号，经过信号输入电路后，系统输入波形如图11所示,系统最终输出波形(Gain=20)见图12。

图11 系统输入信号波形

图12 系统输出信号波形

从图12可以看出，输出低频信号频率为1.212kHz、峰-峰值为360mV，失真度也在可以接受的范围内。由此可见，输入系统的信号经过锁相环调制解调后还原出原始信号，达到了系统设计目标。

4 结束语

本文介绍了锁相环74HC4046调制解调技术，提出了一种高效的抗干扰能力强的信号发射与接收系统的设计。介绍了锁相环74HC4046的工作原理、系统结构以及各个模块的设计，整个系统经仔细调试后取得了良好的效果。本设计难点是锁相环路同步带和捕捉带的设计，以及调制解调电路中各个器件参数的设定。本设计已引入高频电子线路教学实验中，并开展了2年的实验。实践结果表明，本系统能加深学生对锁相环调制解调技术的认识，使实验教学更加容易可行。在此，特别感谢武汉大学设备处给予的大力支持。

[1] 董尚斌.电子线路(Ⅱ)[M].北京：清华大学出版社，2008.

[2] 王福昌，鲁昆生.锁相技术[M].2版.武汉：华中科技大学出版社,2009.

[3] 远坂俊昭.锁相环(PLL)电路设计与应用[M].北京：科学出版社，2007.

[4] Gardner F M.锁相环技术[M].姚剑清,译.3版.北京：人民邮电出版社,2007.

[5] 黄智伟.调制解调器电路设计[M].西安：西安电子科技大学出版社,2009.

[6] 阎石.数字电子技术基础[M].5版.北京:高等教育出版社,2006.

[7] 加德纳.锁相环技术[M].北京：人民邮电出版社,2007.

[8] 龚宇雷，王辉,李庆民.锁相环动态频相跟踪特性分析[J].山东大学学报:工学版，2008,38(4)：89-93.

[9] 雷少刚.基于CD4046构成的PLL及应用[J].西安航空技术高等专科学校学报，2006,24(3)：14-16.

[10] 祁小磊.用锁相环路实现任意频率变换技术[J].国外电子元器件，2002,6(6)：18-20.

[11] 牛燕炜.有源低通滤波器的设计与仿真分析[J].现代电子技术，2007,30(12):181-183.

[12] Guo Xifeng, Wang Dazhi. Optimal Design of Active Power Filter Phase-Locked Loop Circuit[C]//Power and Energy Engineering Conference (APPEEC),2012:1-4.

[13] 周钰涵.锁相环特性的分析与研究[J].中国信息科技，2012(16)：82-83.