带隙基准源电路工艺鲁棒性设计

姜岩峰,张 东,蒋常斌,李 杰

（北京自动测试技术研究所，北京,100088）

0 引言

集成电路的迅猛发展主要得益于设计方法的改进和制造工艺的革新，使集成度大大提高，但同时，先进复杂的制造工艺引入了越来越严重的工艺偏差，增加了电路性能的不确定性和不稳定性，使其在环境温度，电源电压发生变化，以及工艺偏差下产生不同的性能，极大地降低了芯片的成品率，使集成电路设计方法受到了极大的挑战。

鲁棒性设计是模拟电路设计中所涉及到最关键也是最基本的问题。由于电路的性能或参数往往会因为各种原因而发生变化，如由于电路结构发生改变使性能或参数的实际值与理想值产生偏差，或者在芯片运行工作时受环境温度的影响而引起性能或参数发生不期望的改变。而所谓的特性鲁棒性主要是指在电路的结构、各个参数或者环境温度发生变化时，电路特性保持不变的能力，针对这一方面主要研究的内容是针对模块电路的重要性能指标，研究工艺偏差、环境温度变化、电源电压变化以及负载变化时产生影响的原因和使其稳定的方法。

电压基准源是集成电路中最基本的关键模块，电流基准、频率基准也都是由电压基准而产生的，它设计的好与坏直接影响到芯片的可靠性和稳定性。多数带隙被设计成通用的模块，广泛适用于各种不同应用,如DC-DC,LDO,DAC,ADC等电路中。

由于受环境温度变化、电源电压不同等因素的影响,电路对带隙基准的精度要求越来越高，而传统的用正负温度相互抵消来得到基准电压的办法，在实际应用中受温度系数非线性化的影响，为了满足高精度、高匹配性的要求，对基准源进行温度高阶补偿，即曲率校正。

本文详细介绍了带隙基准源的工作原理，并提出一种对电路进行曲率补偿，使该电路不仅实现了低温度系数、低温漂，而且没有增加电路的复杂程度。

本文针对这一问题以带隙基准源为研究对象，分析了对模拟电路进行鲁棒性设计时所存在哪些关键性的问题，研究了使电路产生不稳定的主要原因，设计出能改善其稳定性的电路结构及补偿办法。

1 带隙基准电路的鲁棒性设计

带隙基准电路设计是模拟电路和数字电路设计的核心模块之一，主要的实现方式有电压基准源和电流基准源。其基本设计思路是将具有负温度系数的电压与具有正温度系数的电压按照一定的比例系数相加，来去除温度对输出电压的影响，从而达到使工作电压几乎呈现零温度系数。

传统带隙基准电路如图1所示：

由图1可得：

对温度T求导，可得：

根据文献[9],在T=300K时，热电压的温度系数为+0.0087 mV/℃,双极性三极管(BJT)的基极-发射极电压VBE的温度系数为-1.85 mV/℃。在常温下，带隙电压应该为零温度系数，所以，在T=300K时，令(3.14)=0.不失一般性，N=8,则可得：

（3）式即为传统带隙电压产生电路中，比例电阻阻值所需要满足的关系式。

器件在制造过程中由于各个原因产生的工艺偏差以及器件在匹配时所产生的参数之间的失配等因素，使实际的输出结果与理论值之间产生了偏差，从而影响了带隙基准源各个指标的精度。对于带隙基准源，除了在版图绘制上要精心设计外，还要想办法来消除因外在条件引起的参数的偏差和失调，这一点是尤其重要的。而影响其性能的主要体现在以下几个方面：三极管基区的电阻的影响，电流镜的失配，电阻的失配等。在电路图设计过程中，要多方面考虑，以消除偏差。

（1）三极管基区电阻的影响

在CMOS工艺中PNP管的β较小，流过rb的电流比较大，产生的压降影响到VBE的值，从而使I-V特性曲线不在呈现指数关系。而消除基区电阻影响的办法主要采用增大电阻的绝对值或者增大β的值。

（2）电流镜失配的影响

以图2的电流镜为例，在理想情况下：

但在实际中，沟道调制效应使MOS管的I-V特性在饱和区出现非零斜率，从而使电流源非理想。

在消弱沟道调制效应的影响时，可以采用长沟道器件或者级联电流镜等办法。

图2 基本电流镜

（3）电阻失配的影响

电阻所产生的误差是不可避免的，主要有绝对误差，温度特性误差和相对误差。在电阻的选取中，我们可以选用多晶硅电阻，主要是由于它与CMOS工艺有很好的兼容性，并且寄生电容小与电压无关，其各项特性指标均优于扩散电阻。

为了得到对温度、工艺偏差不敏感的高精度带隙基准，仅仅用传统的电路是远远不够的。在理论上，带隙基准源的温度系数可以为零，几乎不受电源电压、温度、工艺偏差等的影响，但在实际的电路图设计中，VBE与温度的非线性关系，所以传统的带隙基准没有理论上那么完美，因此对其的改进是有一定的意义和研究价值的。

本文使用了对带隙基准中基极-发射极电压的高阶项进行补偿和频率补偿的办法来提高带隙基准源的精度。

2 多项式温度补偿电路的设计

双极性三极管(BJT)的基极-发射极电压VBE可表示为：

式（6）中，T是绝对温度，VBE0是在温度为T0的情况下发基极—发射极之间的电压，VBG0是在温度为0℃时二极管PN结电压，T0是参考温度，η是与温度无关与工艺有关的常数，α的值与集电极电流IC的温度特性有关（α=0时，IC是与温度成正比(PTAT)的电流时；α=1时，IC与温度无关时）。

由（6）式可知，VBE中与温度相关的非线性项为TlnT 。用泰勒级数展开，则（6）式可表示为：

式（7）中a0、a1……an为常数，由此可知，VBE(T)为温度的多项式，而VT只是温度的一次项，所以仅用K倍的VT来补偿VBE的温度特性，也就只能补偿温度的一次项。其精度非常有限，也就无法满足一些对基准电压源的精度要求较高的场合，下面将讨论在不改变传统带隙电压产生电路结构的情况，如何改善带隙电压的温度特性。

，由（7）式可知，要使带隙电压有更好的温度系数，就必须在带隙电压表达式第二项引入温度T的多项式，且多项式的系数应为正数，才能使VBE温度特性的高阶项减弱或消失。在传统带隙基准电路情况下，即在满足该表达式的情况，由于VT为温度的一次项，而lnN为与温度无关项，所以要引入温度T的多项式，只能是求助于R2/R1项。为了使两电阻的比值引入温度系数，则必须采用不同温度系数的电阻。

其次，电阻的温度系数一般为常数，所以电阻R与温度T的关系可表示为：

式中，R(T0)为电阻在温度T0时的阻值，K为电阻的温度系数。所以R2/R1可以写为：

由于 K1、K2、T0、R1(T0) 和 R2(T0) 都为常数，所以（9）式也可以写为：

另外，VBE为负温系数，所以要实现温度补偿，R2/R1应为正温系数，所以R2/R1对温度T的一阶导数应该大于零。即：

其中,K1,K2分别是电阻R1,R2的温度系数。所以R2电阻的温度系数要比R1电阻的大，才能实现多项式补偿。

由此可得，要使传统带隙电压产生电路在不改变电路结构情况下，具有多项式温度补偿特性，可以通过采用不同温度系数的电阻来构成带隙电压产生电路，并且R2电阻的温度系数必须比R1电阻的温度系数大。

把（11）式、（10）式代入（6）式，可得 ：

由于带隙电压VBGR是由一正温系数的多项式加上一负温系数的多项式，进而使得VBGR温度特性的多项式的系数被减弱或抵消，所以从理论上讲，我们可以通过不断调整多项式的系数，更好的实现温度补偿，由于温度的低次项比高次项影响较大，所以可以在保证室温下一阶温度系数为零的情况，进行系数的调整，实现带隙电压更好的温度特性曲线。

本文采用PTAT电流结构。使两个晶体管工作在不同的电流密度下。使它们的基极与发射极之间的电压差与绝对温度成正比。利用电阻使该电压差转变为电流，再利用电流镜拷贝该电流，即得到PTAT电流。通过上述理论分析设计出带隙基准源鲁棒性电路如图3所示：

REF_IOUT：输出到电感校正以及电缆压降补偿模块，提供对温度和VCC不敏感的电流的偏置电压。

REF_VOUT：输出到过压欠压模块，提供对温度和VCC不敏感的电压。

VBIAS2：对VCC不敏感，温度系数为负电压信号，输出到OSC_RELATE模块

VBIAS4：对VCC不敏感，温度系数为正电流的偏置电压，为过压欠压模块的两个比较器提供偏置电流，并且为过温保护模块以及带隙基准源模块内部提供镜像电流。

VBIAS5：为带隙基准源模块内部和过温保护模块、过压欠压模块、REGULAOR、DRIVER、电缆压降补偿等模块提供启动信号。

3 仿真与讨论

温漂系数是用来衡量带隙基准的输出电压受温度影响所产生的变化。

现对基准电路分别在电源电压为6V、5V、6.5V时进行温度扫描仿真，温度扫描范围为：-40℃—125℃。仿真模式为TT、FF、SS。

温漂系数表示当温度发生1℃变化时，带隙基准源的输出电压变化的百万分比。计算公式如下：

由仿真结果及公式（1）可得，基准在各电源电压下各信号的温度系数数据如表1所示：

表1 各信号的温度系数数据

从表1中可以看出电源电压变化对REF_VOUT的温度系数影响得到降低。

由于测试发现VCC上会出现峰-峰值比较大的纹波，这种纹波可能会对基准电压产生影响，现对基准进行VCC纹波电压的仿真，以验证其对基准电压的影响。

此次仿真温度为-25℃、25℃、125℃，仿真模式为TT、FF、SS。电路所加信号为VCC，我们把VCC设定为：

⑴ 0-100us：0—6V的斜坡上升电压。

⑵ 100us-1ms：5.5V—6V峰-峰值的三角波电压，此三角波电压周期为10μs。

各模式各温度的纹波数据如表2所示:

表2 纹波数据

从表中数据可以看出，REF_VOUT的纹波值有所下降，比典型值20mV下降至1.5mV，而IBIASQ的纹波值几乎没有变化。

4 结论

本文将鲁棒性设计概念引入带隙基准源电路中，通过高阶补偿，对标准PTAT电路进行了修正，通过仿真可以看出各个参数指标符合要求并且很好的实现了鲁棒性设计。在电源电压，温度变化，工艺偏差的情况下，各个关键电路参数的变化范围很小，电路的稳定性得到提高。

图3 带隙基准源鲁棒性设计电路

本文的鲁棒性设计思想可用于模拟集成电路的设计中，可明显提高模拟集成电路的工艺适应能力，提高电路的工艺移植性，从而达到降低开发成本的目的。

[1]朱淑玲,姜岩峰.双极型静电感应晶体管的温度特性.半导体技术.1999年02期

[2]王军.晶体管的温度特性以及使用中应注意的问题[J].半导体情报,2001,(01).

[3]FULDE M,WIRNSHOFER M,KNOBLINGER G.Design of lowvoltage band-gap reference circuits inmultigate CMOS technologies[C].IEEE Int SympCirc Syst.Taipei,Taiwan,China.2009.

[4]LIU Yuntao;WEI Ximeng;SHAO Lei.A CMOS Bandgap Reference Voltage Source with 2 ～(nd)-Order Compensation.Microelectronics.2012.01.

[5]闫肃,姜岩峰;开关电源中带隙基准源的设计.2007通信理论与技术新发展——第十二届全国青年通信学术会议论文集（上册）,2007年

[6]张东,姜岩峰,于明;基于带隙基准源电路的噪声分析.电子测量与仪器学报.2011年12期.

[7]IM Filanovsky,A Allam.Mutual compensation of mobility and threshold voltage temperature effects with applications in CMOS circuits.IEEE Transactions on Circuits System I,Fundamental Theory and Applications,2001,48(7):876-884.

[8]Ka Nang Leung,Philip K T Mok,Chi Yat Leung.A 2-V 23-μA 5.3-ppm/ ℃ curvature-compensated CMOS bandgap voltage reference.IEEE Journal of Solid-State Circuits,2003,38(3):561-564.

[9]Savvas Koudounas,Charalambos M Andreou,Julius Georgiou.A Novel CMOS Bandgap Reference Circuit with ImprovedHigh-Order Temperature Compensation.IEEE Circuits andSystems (ISCAS).Proceed ings of 2010 IEEE InternationalSymposium on.2010.5-2010.6.

[10]HUIJSING J H,LINEBARGER D.Low-Voltage Operational Amplifiers with Rail-to-Rail Input and OutputStage[J].IEEE Journal of Solid-State Circuit s,1985,SC-20(6):1144-1150.