555单稳态触发器的触发特性分析

任骏原

(渤海大学 信息科学与技术学院, 辽宁 锦州 121000)

0 引 言

单稳态触发器是有一个稳态、 一个暂稳态输出的逻辑器件[1-3], 是数字系统中的重要部件。555单稳态触发器是基于555定时器的一种单稳态触发器电路构成形式。

在555单稳态触发器的讨论中, 一般认为触发输入信号有效使电路进入暂稳态, 在暂稳态结束前输入信号应返回无效电平, 即一次触发工作过程中触发输入信号只变化一次。因此, 单稳态触发器只限于延时、 定时和整形等应用。

笔者通过对555单稳态触发器触发特性的分析得知, 电路的输出信号uO对输入信号uI有分频作用, 从而扩展了应用方向。

1 555定时器及555单稳态触发器

表1 555定时器功能表

555定时器构成单稳态触发器的一般电路组成如图1所示。其中uI为输入触发信号, 低电平有效, 即uI≤VCC/3有效,uO为输出信号,R为定时电阻,C为定时电容。

暂稳态持续时间tW的长短取决于电路内部参数, 计算公式为[1-3]

tW=1.1RC

(1)

在传统的讨论中, 认为在一次触发工作过程中, 输入触发信号uI≤VCC/3时, 电路进入暂稳态, 在暂稳态结束前输入触发信号返回大于VCC/3高电平； 在暂稳态期间, DISC端截止, 定时电容C被充电, 两端的电压uC上升到2VCC/3时暂稳态结束, 定时电容C放电恢复到稳态。时序工作波形如图2所示[1,2]。

图1 555定时器构成单稳态触发器的一般电路组成 图2 555单稳态触发器时序工作波形

2 555单稳态触发器触发特性分析

由555定时器的功能表可知, 电路进入暂稳态的触发条件为, 输入触发信号uI≤VCC/3； 暂稳态结束条件为, 暂稳态期间电容C充电uC↑=2VCC/3, 输入触发信号uI>VCC/3。

图3 555单稳态触发器的触发特性

结合555定时器的功能表, 若在暂稳态期间uI≤VCC/3低电平、uI>VCC/3高电平周期性变化, 555定时器DISC端截止状态不变, 电容C在暂稳态期间仍被充电, 暂稳态持续时间tW符合式(1)条件, 电路仍可正常工作[3,4]。暂稳态持续时间tW和输入触发信号的周期T的关系可表述为

(n-1)T

(2)

其中n为输入触发信号的个数。555单稳态触发器的触发时序特性如图3所示。

图3表明, 555定时器构成单稳态触发, 不可重复触发, 输出信号uO对输入信号uI有n分频作用,n取值不同, 可实现1分频,2分频,3分频,……, 而传统的二进制计数器只能进行2i(i=1,2,3,…)分频。

3 555单稳态触发器分频作用的Multisim仿真

在仿真软件Multisim10中构建图1所示555定时器组成单稳态触发器的仿真电路[5-8], 输入触发信号uI选择Multisim10中时钟电压源, 设定参数使其幅度为5 V、 频率为f=1 kHz、 周期T=1 ms； 用Multisim10中四踪示波器显示输入触发信号uI、 输出信号uO及定时电容两端电压uC的波形。

当选取定时电阻R=500 kΩ、 定时电容C=0.01 μF时, 暂稳态持续时间tW=1.1RC=5.5 ms, 5T

图4 Multisim10仿真波形

图4波形中输出信号的频率为输入信号频率的1/6, 即实现输出信号对输入信号的6分频。

4 结 语

通过555定时器组成单稳态触发器的触发特性分析, 全面、 定量地描述了电路的工作过程, 发现新的应用方向, 将有利于系统地研究电路的构成及设计。

参考文献：

[1]阎石. 数字电子技术基础 [M]. 北京： 高等教育出版社, 1998.

YAN Shi. Fundamentals of Digital Electronics [M]. Beijing: Higher Education Press, 1998.

[2]余孟尝. 数字电子技术基础简明教程(第三版) [M]. 北京： 高等教育出版社, 2006.

YU Meng-chang. Fundamentals of Digital Electronics Technology [M]. Beijing: Higher Education Press, 2006.

[3]任骏原. 数字电子技术基础 [M]. 北京： 清华大学出版社, 2012.

REN Jun-yuan. Fundamentals of Digital Electronic Technology [M]. Beijing: Tsinghua University Press, 2012.

[4]任骏原. 基于状态转换图的555单稳态触发器设计方法 [J]. 浙江大学学报: 理学版, 2011, 38(2)： 177-181.

REN Jun-yuan. Design of 555 Monostable Flip-flop Based on State Diagram [J]. Journal of Zhejiang University: Science Edition, 2011, 38(2)： 177-181.

[5]任骏原. 用逻辑函数修改技术设计N进制同步计数器 [J]. 吉林大学学报: 信息科学版, 2012, 30(2)： 180-184.

REN Jun-yuan. Designing of Module-NSynchronous Counters Based on Logic Function Modification Technique [J]. Journal of Jilin University: Information Science Edition, 2012, 30(2)： 180-184.

[6]任骏原. 用Multisim仿真软件分析触发器的状态变化过程 [J]. 实验科学与技术, 2011, 9(1)： 53-56.

REN Jun-yuan. The State Transition Analyzing of Flip-Flop by Multisim [J]. Experiment Science & Technology, 2011, 9(1)： 53-56.

[7]任骏原. 74LS161异步置零法构成任意进制计数器的Multisim仿真 [J]. 电子设计工程, 2011, 19(14): 135-137.

REN Jun-yuan. Multisim Simulation for Modulo-NCounter Composed by 74LS161 with Asynchronous Reset Method [J]. Electronic Design Engineering, 2011, 19(14): 135-137.

[8]任骏原. 数字电子技术实验教学模式的改革与实践 [J]. 渤海大学学报: 自然科学版, 2010, 31(2): l65-167.

REN Jun-yuan. The Reformation and Practice of Digital Electronics Practice Teaching Mode [J]. Journal of Bohai University: Natural Science Edition, 2010, 31(2): 165-167.