MLS接收机载波同步技术研究

2012-06-26 09:52李晓明裴文林

电视技术 2012年17期

王鼎，李晓明，裴文林

(空军工程大学电讯工程学院，陕西西安 710077)

在通信系统中，相干解调与非相干解调相比具有更好的性能，因此得到广泛的应用。相干解调需要进行载波同步。载波同步的目的就是在接收端产生一个与输入信号载波同频同相的本地载波。载波同步是相干解调中十分重要的技术环节，是接收机正确处理信号的前提，载波同步的性能直接影响到整个软件无线电系统的性能。

在MLS接收机信号处理过程中，载波同步的精度直接影响DPSK解调的性能，引起解调输出波形的畸变，进而影响码元同步和时间基准的确定，从而影响角度和距离解算的精度。

1 MLS接收机测角单元中频信号处理流程

MLS由地面设备和机载设备组成，地面设备包含方位制导台、仰角制导台、基本数据台和PDME地面应答器(根据需要还可增设拉平台、反方位台和辅助数据台);机载设备包含方位、仰角、数据接收机和PDME的机载设备。MLS的方位制导信息、仰角制导信息和数据字信息采用时分多址体制，在时间上按照一个统一的信号格式进行安排，各部分占有确定的发射时隙。MLS采用时基波束扫描方式进行角度测量，PDME专门提供连续的精确的距离信息［1］。

随着软件无线电的发展，导航信号处理中频数字化正逐步实现。对于MLS接收机来说，从天线接收到的射频信号，首先要经过滤波、放大和模拟下变频，变为易于处理的中频信号(具体实现中采用15 MHz的中频频率)。中频信号通过A/D采样变为中频数字信号，送入FPGA进行数字信号处理，一路进行DPSK解调:采用Costas环完成载波同步，获得解调输出，借助巴克码的自相关特性实现码同步，确定时间基准，提取功能识别码和往返扫描脉冲搜索控制信号;一路进行包络检波，获得相关的幅度信息，结合另一路获得的功能识别码和往返扫描脉冲搜索控制信号，完成往返扫描脉冲位置的搜索，计算出时差，从而获得角度信息［2］。

2 DPSK解调的实现方案

MLS的方位制导信息、仰角制导信息和数据字信息均采用DPSK调制方式，并且在有用信息之前都有前导码，前导码包括3部分:载波截获段、接收机基准时间码(巴克码)和功能识别码。载波截获段有段同步头，它是一段未经调制的纯载波，共占832 μs［3］。DPSK 信号的解调一般采用相干解调方式，这就需要在接收端进行载波恢复。载波同步的方法包括外同步法和自同步法，外同步法需要发送端发送专门的同步信息(导频信息)，常用的自同步法有平方环法和Costas环法。由于Costas环法可直接获得解调输出，因此采用 Costas环法实现 DPSK解调［4］。

载波跟踪可分为载波频率跟踪和载波相位跟踪。锁频环(FLL)具有较高的跟踪精度，但跟踪范围相对较窄;锁频环(PLL)跟踪范围较大，跟踪速度快，但跟踪精度较低。也就是说，FLL的动态性能优于PLL，而PLL的跟踪精度优于FLL［5］。MLS接收机所处的动态环境给载波跟踪的实现带来了困难，动态性使载波信号产生较大的多普勒频移，因此在保证Costas环跟踪精度的前提下，必须兼顾其动态性能。

在Costas环中，数控振荡器NCO产生两路正交输出，分别与输入信号进行相乘，通过抽取低通滤波器进入鉴相器(和鉴频器)，鉴相器(和鉴频器)的输出经环路滤波器形成与相位误差(和频率误差)相关的反馈控制信号，对NCO的输出频率进行调整，从而实现环路的载波跟踪功能［6］。

传统的Costas环只有PLL，跟踪速度慢，并且动态性能差，频率发生抖动时容易失锁。为了兼顾跟踪环路的动态性能和跟踪精度，文献［7］采用FLL和PLL相结合的方案，当频率偏移量大于某一门限值时环路进入FLL工作模式，当频率偏移量小于门限值时环路进入PLL工作模式。该方案取得了较好的效果，但加入判决电路大大增加了环路的复杂性。

为解决上述问题，本文提出了一种新的载波跟踪实现方案(如图1所示):在鉴频器和鉴相器的输出端配置合适的参数，使其同时工作，兼顾了跟踪环路的动态性能和跟踪精度，与文献［7］相比又简化了环路结构。

图1 载波同步即DPSK解调原理框图

假设输入载波跟踪环路的中频采样信号为

中频频率为15 MHz，MLS角度引导信号和数据字信号的带宽限制在100 kHz内，根据带通采样定理，选定信号的采样率为8 MHz。

MLS系统的DPSK码元速率为15.625 kbit/s，信号的采样率为8 MHz，显然不需要这么高的数据率，因此有必要对其进行降速处理，而采样率的降低又会影响环路的捕获时间，综合考虑系统性能指标，设定抽取因子D=8。当D=8时，单级CIC滤波器，第一旁瓣电平只比主瓣电平低13 dB左右，性能较差。因此，采用5级CIC滤波器与FIR滤波器级联的方式实现［8］，5级CIC滤波器级联的第一旁瓣电平比主瓣电平低64 dB左右，FIR滤波器的阻带衰减为60 dB左右，如图2所示。这样，滤除高频分量和带外噪声的同时又降低了采样率。

图2 CIC滤波器和FIR滤波器的幅频响应

经过抽取低通滤波器，式(4)和式(5)变为

对于式(8)，当环路处于稳态时，Δω和Δθ趋近于0，cos(Δωk+ Δθ)将趋近于1，则I2(k)近似于m(k)，从而获得解调输出。

鉴频器种类有多种，大致包括最大似然估计器、扩展卡尔曼滤波估计器、交叉积鉴频器和DFT鉴频器等。交叉积鉴频器运算量小，跟踪性能优越，易于数字化实现，得到了广泛应用。交叉积鉴频器在Simulink中的具体实现框图如图3所示。

图3 鉴频器结构图

明确了鉴频器的结构，就可以推导鉴频误差的数学表达式为

式中，一旦Δk确定(图3中Δk=1，取值可根据需要进行调整)，sin(ΔωΔk)就反映了本地载波与输入信号载波的频率误差。

常用的鉴相器有4种，如表1所示。

表1 鉴相器的种类

符号乘积型鉴相器含有符号判决，运算量在以上4种鉴相器中最小，在高信噪比条件下性能较好，在低信噪比条件下性能较差;反正切型鉴相器在高信噪比和低信噪比条件下性能都较佳，但在4种鉴相器中运算量最大;另外乘积型和正切型鉴相器的性能和运算量居中，综合考虑系统性能需求和资源占用量，选用符号乘积型鉴相器［5］。符号乘积型鉴相器在Simulink中的具体实现框图如图4所示。

图4 鉴相器结构图

根据鉴相器的结构，推导鉴相误差的数学表达式为

式中，当Δω趋近于0时，sin(Δωk+Δθ)趋近于sin(Δθ)，sin(Δθ)就反映了本地载波与输入信号载波的相位误差。

在载波跟踪环路中，环路滤波器一方面起着低通滤波器的作用，抑制输入噪声;另一方面可以通过滤波器参数的调整来调节环路校正速度，这是因为环路调整速度过快会引起抖动，调整速度过慢又会降低载波跟踪速度。积分器的作用是对鉴频误差信号和鉴相误差信号进行平滑，抑制由相位突变引起的反馈突变，从而减小载波跟踪过程中的抖动，或者防止失锁的发生。

3 性能仿真和结果分析

根据图1所示的原理框图，在Simulink中搭建仿真模型，对改进后的载波同步方案的性能进行仿真评估。仿真条件:NCO的固有中频输出频率为15 MHz，采样率为60 MHz，输入信号为DPSK调制信号，频率围绕15 MHz可调，通过高斯信道进入载波跟踪环路，高斯信道的信噪比SNR可调。

首先根据MLS的信号格式设置前832 μs为纯载波，后接5位巴克码11101，最后是7位功能识别码0011001(以进近方位为例);同时设置输入信号的载波频率为15.1 MHz，此时频偏为100 kHz，设置初始相差为90°，SNR=20 dB。载波同步及解调输出的结果如图5所示。

图5 载波同步及解调输出示意图(截图)

图5中，横坐标为时间(单位为s)，上方为NCO的输出频率(单位为Hz)，中间为本地载波与输入信号载波的相位误差(单位为度)，下方为DPSK解调输出。从图中可清楚地看到，NCO的输出频率最终稳定在15.100 MHz，与输入信号的载波频率相一致;本地载波与输入信号载波的相位误差最终趋近于0;通过DPSK解调输出的上升沿和下降沿，可以得到译码输出111010011001，与设定的编码相一致，说明得到了正确的解调输出。中间曲线中存在毛刺，恰好与解调输出的下降沿或上升沿相对应，这说明毛刺是由输入信号的相位突变引起的，但是只出现了极小的频率变化，没有发生失锁，同时相位误差也能在极短的时间内调整到0附近，说明跟踪环路具有良好的动态性能。

从图5可以看出，跟踪环路远在巴克码到来之前已经完成了载波同步，为了更准确地判断同步建立时间，对上图进行局部放大，如图6所示。

图6 NCO的输出频率(截图)

从图6可以看出，NCO的输出频率在80 μs处已经趋近于输入信号的载波频率，并保持相对稳定。从图7可以看出，本地载波与输入信号载波的相位误差在150 μs处基本趋近于0，并保持相对稳定，可以认为该条件下环路的同步建立时间为150 μs，小于文献［7］中的同步建立时间(≥400 μs)，更远小于 MLS 系统832 μs同步载波头的长度，能够满足系统要求。