基于FAN算法的串扰时延故障的测试矢量生成

梁晓琳

（湖南科技学院 电子工程系，湖南 永州 425100）

0 引 言

随着电子系统中时钟频率的迅速提高以及信号边沿不断变陡，使得电子系统朝着大规模、小体积、高速度的方向快速发展，而且发展速度越来越快。而在性能不断攀升的背后，信号完整性问题已经成为电子设计的一个瓶颈。信号完整性问题日益严重，尤其串扰问题对系统电气性能的影响也越来越重要。串扰噪声的时延测试已经成为一个不可忽视的问题，尤其是临界通路上的线间串扰问题，将严重降低芯片的性能。

在布局布线时注意采用抑制串扰噪声产生的方法，如差分技术、job走线等等。但不能完全避免串扰噪声的产生，必须有一种串扰故障的激励模型能够把潜在的串扰故障激励并检测出来，使得芯片制造成本降低，研发周期缩短。

1.扰时延故障模型

串扰是指信号在传输线上传播时，因电磁耦合对毗邻的传输线产生不期望的电压噪声干扰。过大的串扰可能引起电路的误触发，导致系统无法正常工作。串扰由电磁耦合形成的，耦合分为电场耦合和磁场耦合两种。串扰时延主要是耦合电容的影响[1]。当攻击线和受害线同时或者几乎同时跳变时，容易引起串扰时延。时延故障的存在将导致在某些输入下，电路的一个或多个原始输出在给定的时间限制内得不到正确的响应。如果攻击线和受害线向相反的方向跳变，会使受害线的跳变的时间增加，形成时延减速。相反，如果受害线和攻击线向相同的方向跳变，跳变的时间会减少，则形成时延加速。图1列出了各种情况下串扰引起时延噪声的激励检测模型[2]。

图 1 串扰噪声引起时延模型

2.AN算法

FAN算法[3,4,5]是H.FujiWara和T.Shimono在1983年提出的，是一种基于电路结构的测试生成算法，是对PODEM算法的改进。与PODEM相比，它成功地减少了反向追踪中的回溯次数，加快了回推过程，从而提高了速度。

2.1.ODEM算法

PODEM算法[3,4,5]首先也是激活故障，再将故障激活条件反向跟踪，待给满足激活条件的原始输入赋值以后，再进行正向驱赶，每驱赶一个门，就对满足驱赶条件和赋值逐个反向追踪，直到驱赶到原始输出为止。

其基本思想如下：

（1）假定所有原始输入都没有赋值，给其中满足激活条件的一个输入赋逻辑值0或1，并把最初赋值为0或1的原始输入记入判决树中。如果最初赋值在测试过程中被拒绝，则对其赋另外一个值，但此时要对该原始输入设置标记b。如果一个原始输入的第二次赋值又被拒绝，则从判决树弹出该输入，并令其为x。

（2） 对当前的原始输入进行五值模拟，看是否把故障敏化到原始输出，若是，则停止。

（3） 将剩余的未赋值的输入赋以0或1，检查是否可能构成一个测试。若有可能，则到步骤（1）继续执行。

（4）寻找是否还有未检查过的输入组合。若有，则转到（1）继续执行；否则该故障不可测。

2.2.AN算法

FAN算法与PODEM算法的基本思想不同主要体现如下方面：

（1）D驱赶与唯一敏化，FAN算法在对故障门赋值（故障激活）之后，如果 D边界由多个门构成时，则选离PO最近的门传播 D/D,并且传播一个门之后即对敏化条件反向回推，只回推到扇出线和端线即进行蕴含，并且 FAN优先进行唯一敏化。

（2）隐含操作，FAN算法每当给扇出线和端线定值之后，均需执行正反向隐含操作，以给网络中更多的引线定值。隐含可能使D边界消失，这说明在此之前所赋值的引线值，即扇出线和端线值已隐藏着矛盾，需要改变赋值组合。这种做法可缩短回溯过程。

（3）反向追踪， FAN算法一次对一个初始目标集进行反向追踪，亦称多重回推。回推中采用横向优先策略，即一个目标一次只回推一个门。回推的终结目标是扇出线和端线。因此，故障门的赋值，一个门的敏化条件，敏化通路上的全部唯一敏化条件和 D/D传到 PO之后网络中那些未经验证的线值等等，都可成为FAN算法回推的初始目标集。

（4）回溯，当隐含结果出现D边界消失的情况时，FAN算法只需对判定表中扇出线和端线的赋值组合进行重试。

3.于FAN算法的测试矢量生成

FAN算法采用五值{0,1,X,D,D}描述电路中每个结点的取值。故障初始 D矢量[6]描述了故障点的故障表现，由故障点的故障值与测试所加正常值所产生的D矢量。初始D矢量中的D在无故障时取1值，有故障时取0值；D则反之，在无故障时取0值，有故障时取1值。X表示可能为{0,1,D,}中任意的一个。表1为五值逻辑与运算。

表1.值逻辑运算与运算

但是时延故障的测试向量一般采用双向量模式。其中V1为初始化向量，用来初始化电路中各点的状态； V2则用来产生需要的跳变来激发相应的状态转变以检测时延故障。可见，对于串扰引起的时延故障，FAN算法已经不能满足要求，需要对FAN算法做适当地修改，将其应用到时延故障的检测中。

根据串扰时延噪声的激励检测模型的特点，一个七值表{0,1,x,p0,p1,g0,g1}[7]被使用，代替五值表 {0,1,D,,X}，如表2.

表2.值表

在表3中是AND操作，可以推导出NAND、OR、XOR和NOT等操作。

表3.ND操作

另外，主要输入端的值仅仅从{0,1,P0,P1}中分配。

因此对于电路中的边界线、扇出线和端线等等都按照七值表的值进行分配。但是，在一定意义上，与传统的 FAN算法相似。信号值被明确地分配在输入端和其它的值通过蕴含被分配。并且利用FAN算法的多路回退和回溯等主要特色，提高了测试生成算法的效率。

4.论

在PentiumⅣ2. 5GHz的PC机上，对标准电路ISCAS’85进行验证。用verilog源代码描述的标准电路使用synopsys软件在0.18um工艺库下综合，获取通路时延信息。然后建立时延故障目标集，并且采用数组的形式根据引起延时严重性至上而下的排列，利用FAN算法完成了对标准电路时延故障的测试矢量生成。

[1]Satyendra R. Crosstalk delay analysis in very deep sub-micron VLSI circuits[D].USA: Southern Mehodist University, 2004. 7-9.

[2]Ba X. L. Modeling and testing for signal integrity in nanometer system-on-chips[D].USA: San Diego State University, 2003.

[3]雷绍充,邵志标,梁峰.VLSI测试方法学和可测性设计[M].北京:电子工业出版社,2004.

[4]时万春.现代集成电路测试技术[M].北京:化学工业出版社,2006.

[5]曾芷德编.数字系统测试与可测性[M].长沙:国防科学技术大学出版社,1992.

[6]陈光衤禹,张世箕.数字系统的故障诊断及可测试性[M].成都:电子科技大学出版社,2001.

[7] Arunachalam R, Blanton R D, Pileggi L T. False coupling interactions in static timing analysis[C]. Asia and South Pacific: Design Automation Conference, 2001.