基于弹光调制的椭偏测量驱动电路系统设计

易 进，张 瑞，薛 鹏，卜 韩，王志斌，李孟委

（1.中北大学仪器与电子学院，山西太原 030051；2.山西省光电信息与仪器工程技术研究中心，山西太原 030051；3.中北大学 前沿交叉科学研究院，山西 太原 030051）

椭偏测量是通过同时测量反射光束的幅值衰减和相位改变来求解被测样品的光学常数，然后通过菲涅耳方程可以将待测物的本征特性与测量量关联起来的一种测量手段[1-2]。该测量方法不需要接触到待测样品，具有不破坏样品、测量精度高、测量成本低等优势。椭偏测量法是目前测量薄膜厚度及光学常数使用最广泛的方法[3-6]。

椭偏测量类型中的双旋转补偿器具有单次测量、标定简单、测量精度高、光谱范围宽等优点[7]。目前，传统的旋转方式采用的是电机旋转带动[8]，受限于电机本身的机械限制，该方法的缺点是调制频率低。该文利用弹光调制器的快轴高速旋转取代机械旋转，调制频率达到60 kHz。由此，搭建的椭偏测量系统精度高、光谱范围宽、调制频率高，应用范围更加广泛[9]。

该文针对椭偏测量中弹光调制器快轴高速双驱动调制展开研究，描述了椭偏测量中弹光调制需要实现的功能，重点研究了实现弹光调制器快轴高速调制的方法，利用FPGA 和双驱动电路的配合实现弹光调制器的控制。经过仿真和实验数据分析，该电路输出可以调整加在弹光调制器上的两路电信号，从而达到进行弹光快轴调制的目的。

1 椭偏测量结构及PEM快轴调制理论分析

1.1 椭偏测量结构

广义的双旋转补偿器椭偏测量结构如图1 所示，该类椭偏测量系统硬件结构主要分为三个部分：起偏臂、待测样品、检偏臂。起偏臂主要包括准直光源，起偏器，补偿器。在起偏光路中，准直光源发出的光经过起偏器产生线偏振光，补偿器使偏振光产生相位延迟[10]。检偏臂包含的光学器件与起偏臂相同，只是排列顺序相反。根据测量理论，两个补偿器在测量过程中按恒定的速率比同时旋转，可以单次测得样品穆勒矩阵的全部16 个元素，从而可以对各种薄膜材料的厚度和光学常数进行分析[11-13]。

图1 双旋转补偿器椭偏测量结构

1.2 PEM快轴调制原理

如图2(a)所示，系统采用的是一种圆形结构的双驱动PEM，A 是由熔融石英制作的弹光晶体，两个具有相同谐振频率的压电石英晶体B、C 呈α=45°夹角对称的粘接在弹光晶体的应力驻波节点处，以减小各自的应力驻波在弹光晶体中的相互干扰[14]。当PEM 工作时，两路谐振频率的调制信号分别加在B、C 上，两路驱动信号的应力驻波作用相互叠加。在图2(b)中可以看到两路信号叠加后的仿真效果，描述了快轴的一个基本位置。当两个压电晶体同时加上调制的驱动信号时，弹光晶体中的应力都可以看作驻波和行波的叠加。在纯驻波模式下，通过调节B、C 上两路信号的电压幅值来控制弹光晶体中的应力幅值比，进而实现快轴方位角的调节。在纯行波模式下，PEM 能实现快轴圆周运动的偏振调制，其旋转方向由加在压电晶体B、C 上的驱动信号的相位差决定[15]。在薄膜测量应用中，需要快轴能够进行快速旋转调制，即PEM 工作在纯行波模式。并且弹光晶体的相位延迟量是常量，由驱动信号的电压幅值决定[16]。因此，通过电路系统的配合可以使PEM 快轴高速、可控的旋转，从而取代椭偏测量结构中传统的旋转补偿器。

图2 45°弹光调制器结构及驱动应力仿真

2 双驱动电路系统结构

PEM 双驱动电路控制系统主要包括FPGA 驱动控制模块、外围电路模块，其结构如图3 所示。根据椭偏测量需求，利用上位机向FPGA 发送快轴调制所需要的频率控制字和相位控制字，通过FPGA 自带的锁相环（PLL）模块和Verilog 编写的逻辑判断语句，可以产生指定频率和相位差的信号源CH1 和CH2。每个信号源包含四路方波信号，这里采用多路信号是为了增强输出功率，提高输出信号幅值。通过外围处理电路产生能够驱动控制PEM 快轴高速旋转的正弦信号。同时在外围电路输出端连接示波器，以便观察电路控制效果，校验相位差。

图3 弹光调制器双驱动电路系统结构

3 弹光快轴调制双驱动电路系统设计

3.1 FPGA中PLL调用与逻辑控制设计

为了高速驱动PEM 的快轴旋转，根据设计的弹光晶体和压电晶体的谐振频率，所需要的驱动信号频率通常能达到几十千赫兹至上百千赫兹。同时为了提高系统的时钟计数精度，在编写Verilog 语言程序时，调用FPGA 中的锁相环（PLL）模块，使FPGA 控制板自带的时钟信号生成更高频率的时钟信号。如图4 所示，在FPGA 中PLL 模块产生时钟信号CLK,上位机PC 端输入的频率控制字为F。每个时钟信号对计数寄存器自加F，然后将寄存器状态作为逻辑判断程序的初始条件。

图4 FPGA双驱动信号控制原理图

其频率控制原理如下：

设PLL 产生的时钟信号频率为M1，期望得到的输出频率为M2，则周期分别为：

频率控制字为F，要使程序能稳定输出固定频率M2，时钟频率和输出频率的计数时间应该相等，可得：

将式（1）、（2）代入式（3）化简可得：

逻辑控制部分的程序都是根据计数寄存器的数值进行判断的，通过寄存器数值与占空比控制字S的数值比较，控制输出信号CH1 与CH2 各自的占空比。给CH1 或者CH2 的计数寄存器在初始化阶段赋予数值P，即可产生CH1 与CH2 信号之间的固定相位差。前面已经说明，为了提高驱动效率，CH1 和CH2 都包含了四路方波信号。每一路信号在FPGA程序中都能单独控制其频率、占空比、相位差。方便后续外围电路的调试与测试，弥补了电子元器件带来的系统误差。

3.2 外围电路设计与仿真

考虑到FPGA 和外置电路间的电信号干扰，电路输入部分采用高速响应光耦H11L1 系列作为输入信号隔离器件，通过调节光耦供电电压可放大输入信号幅值。经过FPGA 调制的CH1 与CH2 共八路方波信号，分为两组分别通过光耦接入后续电路进行处理。由于弹光快轴调制的特性需求，整体设计采用完全对称的两部分，每部分处理一组信号。

所设计电路原理图如图5 所示，FPGA 输出的信号通过光耦隔离电路，然后从左至右经过两组极性相反的金属氧化物半导体场效应晶体管（MOSFET）后进入LC 谐振电路，文中采用了IRF7313 和IRF7314 两种型号的功率放大场效应管芯片。IRF7313 里面包含两个N 沟道MOSFET，通过2、4 端口输入的栅极电压VG需要确保VGS＞VTN(NMOS 管开启电压)，所以在设计光耦输出端电阻时需要考虑电阻的分压，确保方波正部分的电压能够满足需求。IRF7314 里面包含两个P 沟道MOSFET，因此，同样需要满足其导通条件VGS＞VTP(P-MOS 管开启电压)，这里VGS、VTP均为负数。由于电路结构的对称性，另外半边的电路工作原理类似，其两路输出信号主要通过FPGA 编程部分来区别。

图5 外围电路设计原理图

外围电路最后一部分为LC 谐振电路，采用并联谐振结构。电感器件使用定制的防干扰外壳的5 mH 线圈电感。在确定电感参数后，根据所需要的谐振频率即可计算出理论所需要电容的大小。针对该文所研究的弹光调制器，选用60 kHz 的谐振频率，根据谐振时电路感抗等于容抗可得：

理论所需电容容值为：

根据所设计的电路和计算所得数值，利用NI Multisim 软件进行仿真，由于仿真不包含FPGA 模块，故需要在软件中找到能更改各种参数的周期信号来代替FPGA 产生的驱动信号。再所搭建的仿真模型中，利用能修改周期、脉冲宽度、延时、脉冲幅值等参数的脉冲电压发生器代替FPGA 的驱动信号。该文设计PEM 为60 kHz 的驱动信号，根据计算可以得到周期T=16.6 μs。根据式（6）计算的理论电容为参考值，在搭建的仿真模型实际测试过程中，测得LC 谐振效果较理想的电容值约为1 370 pF。

图6 为仿真测试结果，输入分别取两组信号中相同的一路进行相位差对比。图6(a)中展示了输入相同相位的信号，两路输出之间没有相位差的仿真结果，此时谐振电压能达到502.25VPP。将一组脉冲电压发生器的相位延迟改为2 μs，根据周期T=16.6 μs,可计算出FPGA 输出两组信号之间的相位差约为43.4°。如图6(b)所示，标记T2 相对T1 延迟1.989 μs，通过仿真产生的两路谐振，输出T2 对应T1也产生相位延迟为8.523 μs，相位差约为184.8°。通过仿真验证了，通过更改FPGA 两组驱动信号之间相位差达到调节两路谐振电压相位差的可行性。

图6 仿真结果

4 测试结果与分析

图7 为实验搭建的测试系统。FPGA 芯片采用的原ALTERA 公司Cyclone ⅣE 系列的EP4CE10 F17C8，测试系统由上位机PC 端、直流电源（型号为RIGOL DP832）、FPGA 控制板、双驱动电路板、示波器（型号为RIGOL DS1104）等组成。PC 端跟FPGA相连进行通信，可以修改参数，调整FPGA 输出的信号。两路直流电源分别为光耦器件和功率MOS 管供电，信号经过电路板处理后产生两路驱动信号，经过10 倍衰减的探针接入示波器中。

图7 测试系统照片

利用搭建的测试系统，经过长时间的测试，外围电路谐振稳定后输出幅值稳定在430VPP以上，能够满足弹光驱动需求。并且能够根据FPGA 输出信号的相位差来改变两路驱动信号的相位差。图8 显示的是当CH1 和CH2 没有相位差时，两路驱动信号的输出结果，幅值分别约为479VPP和485VPP，此时输出相位差接近于0。可以观察到通过外围电路处理后，输出的两路信号幅值、相位基本一致，电路对称性较好。

图8 同相位双驱动测试结果

针对PEM 的快轴调制在椭偏测量中的实际应用，所设计的双驱动电路系统需能够产生并调节驱动信号的相位差。给FPGA 输出信号CH2 一定的延迟后，当测试系统稳定下来，可以观察到两路驱动信号幅值分别为432VPP和458VPP，相位差约为106.3°，其幅值、频率符合驱动要求，如图9 所示。经过多次测试，通过修改FPGA 输出CH2 的相位延迟，可以改变最终外围电路输出的两路驱动信号之间的相位差。

图9 不同相位双驱动测试结果

通过搭建的测试系统，对电路进行分析和测试，验证了该双驱动电路系统能够应用于PEM 快轴双驱动的可行性，并能通过幅值和相位差的调整改变PEM 的工作状态。

5 结论

针对椭偏测量中PEM 高速快轴调制的需求，该文设计了基于FPGA 的双驱动信号电路系统，通过上位机对FPGA 进行参数的修改，从而控制两路LC谐振驱动信号幅值、相位差的变化。仿真和实验结果表明，该系统输出频率能稳定在所需要的60 kHz附近，输出幅值能达到430VPP以上，能够实现对PEM纯行波模式的高压、高频驱动，实现快轴偏振调制的方向控制。同时，所设计的系统具有实时调节功能，可根据椭偏测量中相位延迟量和偏振需求修改系统参数。该文也为弹光调制器的高效驱动和广泛应用提供了理论和实践参考。