Y2O3掺杂及烧结温度对SrTiO3基陶瓷电学性能的影响

邹远来 郭中正 禄露玲 聂贞海 陈方健

（安顺学院电子与信息工程学院，贵州 安顺 561000）

0 引言

电子功能陶瓷的产值约占现代陶瓷的80%，是微电子工业的基础材料，也是高技术陶瓷研发能力的体现。因具备介电、铁电、压电，压敏、热敏、气敏，以及光电性、热释电性等丰富特质，随着信息技术、智能制造及大数据产业的兴起，全球电子陶瓷产业年增长率达10%，产品附加值不断提高［1］。其中SrTiO3基陶瓷属于电容—压敏复合功能陶瓷，且自复位能力强，在灭弧消噪、电磁兼容（EMC）与元件保护、储能材料等领域应用广泛，在独石化电容器、光催化及光致发光等领域深具潜力［2-4］。其属ABO3型钙钛矿结构，禁带宽度约3.2 eV。SrTiO3基陶瓷的电容—压敏复合功能特性源于其绝缘化晶界和半导化晶粒的微观结构组合［5］，因此须进行掺杂改性和微观结构控制，从而实现并提升电学性能。掺杂是影响SrTiO3基陶瓷性能的主要因素，而烧结气氛、烧结温度及时间则显著影响晶粒半导化程度、晶粒尺寸及其晶界特征。因此，合理选取掺杂剂并优化制备工艺是提高其电学性能的关键途径。多种掺杂剂被用于SrTiO3基陶瓷的改性。李建英等［6］研究出碱土金属Ca2+离子掺杂可明显降低SrTiO3陶瓷晶粒电阻率。高淑娟等［7］指出掺Mg2+离子可使SrTiO3介电性提高，而Ca-B-Si 掺杂的SrTiO3陶瓷介电损耗低至7×10-3［8］。韩蕊等［9］研究显示掺质量分数0.15%Nb2O5的SrTiO3陶瓷微波介电性能最佳。在烧结工艺研究方面，非气氛烧结法优势凸显［10］。虽诸多不同掺杂剂和烧结方法已被用于制备SrTiO3基陶瓷，但由于影响其电学性能的因素多且影响机制复杂，迄今仍在优化组分、工艺改进及提升性能方面不断探索，La2O3、Sm2O3等稀土氧化物的添加改性因效应明显而广受关注［11］。本研究选取稀土氧化物Y2O3作施主掺杂剂，探讨其掺杂量及烧结温度对SrTiO3基陶瓷电学性能和微观结构的影响。

1 试验

本研究的化学原料纯度均达分析纯。主原料SrTiO3粉体由SrCO3和TiO2粉体按等物质的量配料，经球磨均混后用模具压实，在1 200 ℃保温3 h预合成而制备，化学反应式

X 射线衍射仪（TD-3500 型）物相鉴定结果如图1 所示。Cu Kα1谱线，扫描2θ10°～100°，步长0.02°。对比SrTiO3的标准衍射卡（卡号35-0734）并进行标定，未发现其他物相的衍射信息。这表明所合成的SrTiO3原料粉体纯度高，为制样提供了充分保证。

图1 合成的SrTiO3粉料的XRD谱

陶瓷的配方如下：（98-x）mol.% SrTiO3+xmol.%Y2O3+1.0 mol.%MnCO3+1.0 mol.%（Al2O3+H2SiO3），其中x= 0.3、0.6、0.9、1.2、1.5、1.8。MnCO3作受主掺杂剂，（Al2O3+ H2SiO3）为烧结助剂。运用典型电子陶瓷工艺流程，各原料以湿法球磨均混后干燥，加入聚乙烯醇（PVA）造粒，在150 MPa 压强下，压制成Φ10 mm×2 mm 的圆片状坯体，再在N2气氛+石墨（C）形成的炉内弱还原性气氛条件下，于1 350～1 450 ℃保温3 h，降温阶段在1 150 ℃通入纯氧25 min 做氧化热处理。样品烧覆Ag 电极后，选用压敏电阻直流参数仪（CJ1001 型）测试压敏电压V1mA和非线性系数α，用数字电桥（DF2811 型）测试相对介电常数εr和介电损耗tanδ。运用TESCAN VEGA 3 SBU 型扫描电镜对陶瓷自然表面进行形貌和微观结构观察。

2 结果与讨论

2.1 Y2O3掺杂量对SrTiO3基陶瓷电学性能的影响

经1 350 ℃3 h 保温烧成的SrTiO3基陶瓷的电学性能随Y2O3掺杂量的变化情况如图2 所示。由图2（a）可以看出，随着Y2O3的添加量从0.3 mol.%逐渐增至1.8 mol.%，陶瓷的压敏电压V1mA呈先减小后增大的趋势，0.9 mol.%Y2O3掺杂时V1mA最低（7.5 V）。原因在于Y3+取代Sr2+（A 位掺杂），当Y3+掺杂量较小时呈电子补偿机制，此时Y3+替换Sr2+使得SrTiO3的晶格常数略增加，弱化Ti—O 键从而促进晶格O 挥发、生成自由电子，同时也使Ti 离子的价态发生变化，Ti 的弱束缚电子参与电导。因此，随着Y2O3掺杂量增加，自由电子密度增大，晶粒半导化充分，使压敏电压降低。

图2 SrTiO3基陶瓷的电学性能随Y2O3添加量的变化趋势

但当Y2O3掺杂量过大时，O 空位减少使Sr空位增多，大量空穴与YSr替位缺陷产生了电子缔合，自由电子浓度降低，减弱晶粒半导化程度，压敏电压又上升。陶瓷的非线性系数α 则呈逐渐减小趋势，这是由于α 值主要受控于晶界势垒。Y3+也在晶粒表面与Ti4+发生替位式固溶并产生空穴，随着Y2O3掺杂量增加，晶界空穴浓度不断上升，明显提高表面受主态密度并降低晶界势垒，从而α 值趋于下降［12］。图2（b）则表明，随Y2O3掺杂量增加，相对介电常数εr和介电损耗tanδ总体上均呈上升趋势，且tanδ值与εr值呈正相关。原因在于，Y2O3引入量增多时，晶界层厚度均匀性更好，故εr值增大。但同时晶界杂质和缺陷变多，这导致tanδ值上升。整体而言，掺0.9 mol.%Y2O3的SrTiO3基陶瓷的综合电学性能较好：V1mA= 7.5 V，α= 10.2，εr= 3.4×104，tanδ=2.3×10-2。

2.2 Y2O3掺杂量对SrTiO3基陶瓷微观结构的影响

用扫描电镜（SEM）的二次电子成像（SEI）模式，观察SrTiO3基陶瓷（经1 350 ℃3 h 烧成）的自然表面形貌，如图3 所示。由图3 可以看出，陶瓷微观结构随Y2O3掺杂量变化而改变。如图3（a）和图3（d）所示，掺0.3 mol.%和1.8 mol.%Y2O3时，平均晶粒尺寸较小，虽晶粒生长较完整、晶界较分明，但晶粒尺寸分布不甚均匀。图3（b）显示，添0.6 mol.%Y2O3时，晶界更加分明，晶界层厚度较薄，但晶粒尺寸不均匀。图3（c）则表明，掺0.9 mol.%Y2O3时，SrTiO3基陶瓷的晶粒形态最完整、尺寸分布较均匀；且晶界最明显，层厚最薄而均匀，微观结构相对理想。该样品综合电学性能较佳，显然与其具备较理想的微观结构密切相关［13］。

图3 Y2O3掺杂量不同时SrTiO3基陶瓷样品表面SEM

2.3 烧结温度对SrTiO3基陶瓷微观结构和电学性能的影响及工艺优化

为进一步探讨烧结工艺对陶瓷微观结构及电学性能的影响，选取性质最优的配方（0.9 mol.%Y2O3掺杂），适当提高烧结温度（烧结时间仍为3 h）。陶瓷坯体在1 375～ 1 450 ℃温区烧结后，自然表面的SEM 如图4所示。与图3（c）对比可知，提高烧结温度可促进晶粒长大。如图4（a）所示，经1 375 ℃烧成时，晶粒生长较充分、晶界较分明，但晶粒尺寸分布均匀性欠佳。温度升至1 400 ℃，晶界更加分明，但局部界面偏厚，平均晶粒尺寸增大，尺寸分布不甚均匀，如图4（b）所示。图4（c）显示，经1 425 ℃烧结，晶粒生长完整且较均匀，晶界十分明晰且薄而均匀，微观结构较理想。图4（d）则表明经1 450 ℃烧结后，粗大晶粒开始出现，晶粒尺寸分布再度不均匀。可以认为，烧结温度为1 425 ℃时，微观结构最为理想。

图4 掺杂0.9 mol.%Y2O3的SrTiO3基陶瓷经不同温度烧成的样品表面SEM

在1 375～1 450 ℃经3 h保温烧成、掺杂0.9 mol.%Y2O3的SrTiO3基陶瓷的电学性能测量结果如图5所示。可见综合电学性能最优的是1 425 ℃时烧结的样品：V1mA= 7.2 V、α = 10.8、εr= 3.8×104、tanδ=2.1×10-2，显然这本质上源于其微观结构的优化，如图4（c）所示。因此，0.9 mol.%Y2O3掺杂、经1 425 ℃保温3 h 烧结为最优工艺，所制备的SrTiO3基陶瓷综合电学性能最佳。

图5 掺杂0.9 mol.%Y2O3的SrTiO3基陶瓷的电学性能随烧结温度的变化趋势

3 结论

选取稀土氧化物Y2O3为掺杂剂，用典型电子陶瓷工艺，在N2气氛+石墨（C）弱还原气氛条件下，制备SrTiO3基功能陶瓷。探讨Y2O3掺杂量及烧结温度对陶瓷电学性能和微观结构的影响，得出以下结论。

①在0.3 mol.%～1.8 mol.%掺杂量范围内，随Y2O3掺杂量增加，经1 350 ℃保温3 h 烧结的SrTiO3基陶瓷的压敏电压V1mA先减小后增大，非线性系数α逐渐减小，相对介电常数εr和介电损耗tanδ则总体均趋于增大。掺0.9 mol.%Y2O3时，陶瓷的综合电学性能较好，微观结构较理想。

②烧结温度显著影响SrTiO3基陶瓷的微观结构和电学性能。在1 375～1 450 ℃范围内，适当提高烧结温度有利于获得晶粒生长完整且均匀、晶界薄而明晰的理想显微结构。掺0.9 mol.%Y2O3的SrTiO3基陶瓷经1 425 ℃保温3 h 烧结为优化工艺，综合电学性能最佳：V1mA= 7.2 V、α= 10.8、εr= 3.8×104、tanδ=2.1×10-2。