一种基于多通道并行接收的同步捕获及速率判决方法

2023-09-05 01:37
舰船电子对抗 2023年4期
关键词:单路数据位虚部

赵 晨

(中国电子科技集团公司第二十研究所,陕西 西安 710068)

0 引 言

在无线通信领域中,正确实现接收端与发射端信息的同步是保证接收端能正确接收发射端发射信息的前提[1-2]。同步捕获的过程通常分两步完成:首先通过2个同步序列的相关计算,确定两者的相关程度;然后用一个合适的同步捕获判决算法处理相关计算值,从而判断捕获是否完成[3-4]。在计算多路并行接收信号的同步捕获时,通常是先实现单通道全精度数据与本地相关码进行复数相关再累加求和[5],然后将单通道同步捕获进行多次调用,将每路结果累加,最后将累加结果与门限值进行比较,通过门限值确定捕获位置,从而实现多通道并行接收的同步捕获[6]。

传统的同步捕获方法是将输入的全精度数据与本地同步码进行复数相关然后计算累加之和,当面临多路并行输入接收的同步捕获时,通常将单路同步捕获运算多次并行调用实现。传统方法在计算同步捕获时,需要占用大量的硬件资源以供系统进行复数相关和并行调用运算[7],这种方法在输入为多路并行接收数据时,通常会面临资源不够的问题,无法准确实现同步捕获操作。

1 本文工作

本文提供一种基于多通道并行接收的同步捕获及速率判决方法,首先将输入数据量化,减少数据位宽;然后对多通道并行接收数据采用时分复用的方式将并行接收数据进行抽取折叠,利用空闲时间将并行数据转为串行数据,降低并行处理的数据路数。在进行复数相关计算时,采用查找表代替传统的乘法器,采用绝对值近似替代传统模值计算中的开方运算,减少运算资源使用。将相关结果同时与多种速率模式的门限值进行比较,通过合适的门限值实现多种速率模式情况下的速率判决[8]。该方法在保证同步精度的前提下极大地降低了资源消耗,提高了资源利用率,所采用的实现逻辑如图1所示。

图1 同步捕获方法的逻辑图

2 逻辑实现

基于多通道并行接收的同步捕获及速率判决方法具体实现步骤如下。

2.1 本地相关码预处理

本方法采用串行方式对多路并行接收同步码进行预处理,将接收的同步码与本地调制系数进行调制处理,然后将串行结果转为并行,得到多路调制后的本地相关码。

2.2 本地接收数据量化

本方法对输入数据的实部和虚部按照下式进行量化:

(1)

(2)

式中:Iin和Qin分别表示输入数据的实部和虚部;sign(x)表示x的正负;Idata和Qdata分别表示量化后数据的实部和虚部。

量化时,保留输入数据的符号位信息,将输入数据实部和虚部的绝对值进行比较,将绝对值较大的数据位设置成3,绝对值较小的数据位设置成1,通过量化使输入数据从多比特数据转变为1,3,-1,-3四种情况,数据位宽大幅降低,存储器、运算器等资源开销明显减少。

2.3 多路并行数据抽取预处理

本方法对多路并行接收数据采用时分复用的方式进行抽取折叠,若输入数据为X×Y路并行,每一路数据Y×N倍采样,复数相关计算时采用N倍采样数据,X,Y,N分别为正整数,传统方法中多路并行数据分别进行处理,单路数据从Y×N倍采样抽取成N倍,然后重复调用X×Y次,这种方式对资源的消耗是单路资源消耗的X×Y倍,同时,单路数据抽取后某些时刻无需运算,导致资源利用率较低。为了降低资源开销,采用如图2所示的方法进行数据抽取处理。首先将单路Y×N倍数据抽取为N倍,然后利用单路数据抽取后的空闲段,采用时分复用的方法,将并行的X×Y路数据中的每Y路进行合并,将每Y路数据抽取合并成1路,最终将X×Y路并行数据转化为X路。

图2 本技术中数据抽取处理示意图

2.4 基于查找表的实数复相关

本方法采用查找表代替传统的复数乘法操作。传统的实数复相关如下:

(DI+jDQ)·(PI·jPQ)=(DI·PI+

DQ·PQ)+j(DQ·PI-DI·PQ)

(3)

式中:DI表示数据实部;DQ表示数据虚部;PI表示相关码实部;PQ表示相关码虚部。

由公式(3)可以得出一次实部和虚部的计算分别需要2个乘法器和1个加法器。采用表1所示的查找表代替乘法运算,则计算1次复数相关仅需要2个加法器。然后根据下式计算一次相关结果的模值:

表1 复数相关运算查找表

(4)

式中:Scorr为单路相关运算模值;Isum、Qsum分别为单用户实部与虚部相关累加结果。

公式(4)将平方根运算近似为绝对值求和,再次代替乘法器的使用。

2.5 脉冲累加及速率判决

当完成X路并行相关运算后,将每路运算得到的相关计算模值采用加法器树的形式进行累加,以8路加法为例,其过程如图3所示。得到多路并行数据的累加结果,然后将累加结果与多种速率捕获门限进行比较,找到大于门限的数据位置和当前门限对应的速率模式,从而得到捕获标记及速率模式。

图3 本技术中加法器树示意图

3 仿真验证

本实验采用64路输入数据,共8种速率判决的情况下,使用多速率多通道并行低复杂度接收捕获与速率判决技术后,仿真捕获性能在不同速率和不同信噪比下的相关峰值如图4、图5所示。

图4 速率1、SNR=-9 dB同步捕获相关峰值

图5 速率2、SNR=-10 dB同步捕获相关峰值

该基于多通道并行接收的同步捕获及速率判决方法对资源优化前后的同步捕获模块的资源消耗情况如表2所示。

表2 资源优化前后的资源消耗情况

由表2可知,该基于多通道并行接收的同步捕获及速率判决方法在实际工程应用中对于资源消耗的优化具有明显的作用。

4 结束语

本文所提出的基于多通道并行接收的同步捕获及速率判决方法将输入数据进行量化,减少数据位宽,采用时分复用方式将数据由并行转为串行处理,将X×Y路并行数据转化为X路,节省了Y倍的资源开销;在单路数据进行实数复相关操作时采用查找表代替乘法运算,同时利用绝对值求和代替传统的开方计算模值,显著降低了逻辑资源消耗和处理延时,在工程应用领域具有明显的应用价值。

猜你喜欢
单路数据位虚部
格点量子色动力学数据的虚部分布与信号改进*
A320飞机大气数据的采集和计算在排故中的应用
两类特殊多项式的复根虚部估计
例谈复数应用中的计算两次方法
基于不同EGR系统的发动机性能仿真研究
一种用于FPGA的片上可配置SRAM设计
船载雷达导电滑环单路异常排查及应急策略
浅谈正Γ型匹配网络的设计
一种适用于FPGA系统中的变速箱电路设计
减少调度自动化设备通讯串口丢包率的措施