一种基于65 nm CMOS 工艺的77 GHz宽带功率放大器∗

纪忠玲何 进王 豪常 胜黄启俊

(武汉大学物理科学与技术学院，湖北 武汉 430072)

近年来，随着社会智能化进程迅速发展，无人驾驶成为汽车行业改革的趋势，无人驾驶汽车逐渐成为热门应用。无人驾驶汽车是一种将人工智能、雷达系统、可视化运算、监控装置和GPS 结合的智能化汽车，计算机代替人工自主安全地控制车辆。无人驾驶汽车的雷达系统需要实时感知周围环境，是与外界最直接的联系，雷达性能的好坏直接影响了无人驾驶汽车的安全和可靠性能。因此，汽车雷达的研究是无人驾驶领域的一个重要研究热点。毫米波雷达具有在传输窗口内穿透性强和衰减性低的优点，使设计出低成本、小尺寸、轻重量的汽车雷达成为可能，因此毫米波雷达在无人驾驶领域具有广阔的应用前景。目前国内外毫米波汽车雷达主要工作在24 GHz(K 波段)和77 GHz(E 波段)频段，根据汽车雷达探测距离不同，可分为远程雷达(Long Range Radar，LRR)，中程雷达(Middle Range Radar，MRR)和近程雷达(Short Range Radar，SRR) 三类，远程雷达工作频率在77 GHz 附近，中程雷达和近程雷达工作在24 GHz 附近左右，其中，77 GHz 毫米波雷达主要用于汽车的远程探测，77/79 GHz 毫米波雷达系统已成为当下的研究热点[1－4]。毫米波雷达的核心芯片天线和单片集成电路(Monolithic Microwave Integrated Circuit，MMIC)是我们关注的重点，功率放大器(Power Amplifier，PA)是汽车毫米波雷达发射机芯片的前端关键电路模块，其作用是放大调制后的射频信号功率，使信号的传输距离更远，以满足汽车雷达探测距离的需要。功率放大器承担着发射机最后一级信号放大的任务，它的增益、输出功率、效率等性能直接影响着信号的质量和传输范围。因此，提高功率放大器的性能愈发重要。随着CMOS 工艺的不断进步，特征尺寸减小，晶体管的截止频率逐渐提高。另外，CMOS 工艺具备价格便宜、易于与数字基带电路兼容等优势，在集成度、散热与成本等诸多方面与其他工艺相比具有显著优势，使基于CMOS 工艺制造的MMIC 在毫米波汽车雷达领域有良好的发展前景。但根据摩尔定律，随着器件的沟道长度不断缩短，CMOS 晶体管固有的低供电电压、低击穿电压、高衬底损耗等问题严重限制了功率放大器的输出功率。毫米波无源器件采用的片上结构设计方法对工艺和衬底的电阻特性要求较高，频率越高，这些问题愈发明显。

本文采用65 nm CMOS 工艺，设计了一款高输出功率的77 GHz 宽带功率放大器。文章的结构安排如下:第1 节阐述了77 GHz 宽带、高输出功率放大器的电路原理图及设计思路；第2 节展示了功率放大器的版图与后仿真结果；第3 节进行了总结。

1 电路设计

由于CMOS 工艺存在击穿电压低的问题，限制了高性能功率放大器的设计，本文针对该问题设计了一款基于四路功率合成的77 GHz 功率放大器。该功率放大器采用四路并联功率合成，提升了功率放大器的输出功率，该四路77 GHz 功率放大器的整体电路图如图1 所示，本设计中部份器件的参数取值如表1。

图1 四路合成的77 GHz 功率放大器电路图

表1 功率放大器中器件的取值

该功率放大器由三级放大器级联而成，分别为驱动级，驱动放大级和功率级。M1～M4构成第一级驱动级，其电路釆用自偏置的共源共栅结构，偏置到AB 类工作状态以减少电路的整体功耗；同时该结构降低了密勒电容的影响，显著增加了驱动级增益，提高了输入输出之间的隔离度；M5～M8构成第二级驱动放大级，进一步提供信号放大。M9～M12组成功率级，采用同样偏置到AB 类工作状态的共源放大器结构，以提高输出电压摆幅、输出功率和效率。输入信号被传输线功分器(TL1)均分为两路单端信号，经第一级(M1～M4)驱动放大后通过两路巴伦(Balun)分别将两路单端信号转为两路差分信号(四路输出)，通过第二级(M5～M8)放大补偿后，再经两路变压器(Transformer)耦合到第三级(M9～M12)进行功率放大，最后利用四路功率合成器(Power Combiner)，合成高功率输出。

1.1 阻抗匹配设计

输入阻抗匹配采用了共轭匹配以保证信号源的信号以最小损耗传输到驱动级电路。本文输入端的阻抗匹配如图2 所示。C0和L0构成了L 型匹配网络，将50 Ω 输入阻抗匹配到从传输线(TL)组成的两路功率分配器看进去的阻抗Zinl，parallel，diff；该阻抗被传输线功率分配器变换为阻抗Zinl，diff，和C01一起实现了驱动级输入管M2/M3阻抗匹配，同时C01还具备隔绝直流的作用。

图2 输入阻抗匹配示意图

级间阻抗匹配不仅决定了功率放大器传输的效率，还决定了其工作带宽。第一级放大器与第二级放大器间的阻抗匹配电路结构如图1 所示，由无源串联电感和巴伦组成，将第一级放大器的输出阻抗共轭匹配到第二级放大器的输入阻抗，确保功率的最大传输。在图1 中，第二级放大器与第三级放大器间的阻抗匹配电路结构包含第二级放大器的输出串联电感负载和变压器，实现两级放大器间的阻抗共轭匹配。

输出阻抗匹配采用最佳功率匹配，利用四路功率合成器将功率级各输出支路的最佳功率阻抗匹配到输出负载50 Ω，保证功率合成器的高合成率。

1.2 多频点叠加的带宽拓展技术

级间阻抗匹配还决定了功率放大器的工作带宽。本文采用多频点叠加的阻抗匹配方式来拓展放大器的带宽。多频点叠加是利用级间阻抗匹配网络将多级放大器各级的最大增益分布在不同频点[5]，然后将频点叠加从而拓宽频带。图3 是多频点叠加原理示意图，本文中77 GHz 功率放大器由三级放大器组成，通过匹配网络，将第一级放大器最大增益设计在75 GHz(f2)附近，第二级最大增益在较低的70 GHz(f1)附近，第三级最大增益在较高的80 GHz(f3)附近，再通过无源和有源器件的平滑优化，最终实现宽频带设计。

图3 多频点叠加匹配原理图

1.3 电容中和技术

和共源共栅放大器相比，共源放大器以消耗较小的电压裕度来实现更高的输出电压摆幅，并且它们的增益相差不大，因此毫米波功率放大器的输出级一般采用共源放大器结构，但是共源放大器的栅极和漏极间存在密勒电容Cgd易造成放大器的不稳定，形成的负反馈回路会导致放大器出现反向隔离度降低、增益衰减、稳定性变差等问题[6－7]。本文采用电容中和技术解决这些问题。本文设计的带有中和电容的差分共源放大器结构及小信号等效电路如图4(a)和(b)所示，中和电容Cn分别接在差分对管的栅极和漏极上，rg和rs分别为差分对管的栅极电阻和栅极输入信号源阻抗。当Cn＝Cgd×(1＋rg/rs)时，栅极－漏极寄生电容Cgd和中和电容Cn上流过的电流幅度相等且相位相反，则可以抵消密勒电容Cgd的负面效应，提升放大器的増益和稳定性。

图4 带有中和电容的差分共源放大器和小信号等效电路

1.4 功率合成设计

本文采用了变压器功率合成，变压器功率合成是最为常见的功率合成方法，变压器功率合成器具有如下优点:能够同时完成单端到双端/双端到单端的阻抗匹配和转换；变压器里可以实现差分信号固有的虚拟地，减少使用去耦电容；偏置电压可通过变压器的抽头引入到电路中，简化偏置电路。本文设计使用并联合成方式，并联合成又叫电流合成，是通过并联功率放大器单元叠加输出电流，保证高输出电流摆幅和输出功率[8－9]。N阶电流合成变压器结构示意图如图5 所示。匝数比为1 ∶n。

图5 并联合成变压器电路示意图

设变压器耦合系数无穷大，输出端的电压和电流分别为:

式中:I0代表PA 单元的输出电流，V0代表PA 单元的输出电压，N代表PA 单元的合成数目。单个PA单元的最佳功率输出负载为:

单个PA 单元的输出功率:

根据式(4)，将N个PA 单元并联合成，功率放大器的输出功率是原来的N倍。式(3)是PA 单元的Ropt与Rload的关系，若n＝1，则Ropt＝N×Rload，改变n，可以调节最佳功率阻抗与负载阻抗之间失配的问题。相比于串联合成，并联合成具有如下优点:并联合成和串联合成的功率放大器的每条PA 支路的电流相等，但并联合成的次级线圈的电流更低，因此减少了次级线圈的电流承受压力，降低了电流对寄生效应的敏感性；并联合成在物理结构上的对称性比串联合成更好，幅度和相位匹配一致性更好，因而合成效率较高。

综合考虑物理结构的对称性、各支路的幅度和相位的一致性，本文设计的基于变压器结构的四路并联功率合成器的3-D 模型如图6 所示。该模型是用三维电磁场全波分析软件进行建模和优化的，初级线圈利用顶层金属M9 实现，次级线圈用次顶层金属M8 实现。

图6 3-D 模型结构图和俯视图

2 版图设计与后仿真

2.1 版图设计

在本文中功率放大器采用65 nm CMOS 工艺设计。图7 为77 GHz 功率放大器的版图，包含测试焊盘(pad)的芯片面积为460 μm×635 μm，G－S－G 焊盘的中心距100 μm。本设计使用的工艺由1 层多晶硅、7 层薄金属(Cu)、2 层厚金属(Cu)构成。电路设计中通常用最底层金属M1 作为地，但该工艺的最底层金属相对较薄，不适合大电流工作的功率放大器设计，所以本节设计的77 GHz 功率放大器版图采用M1 和M2 两层金属构成的网格结构作为地参考平面，以降低地的电阻，提高电流密度，尽可能保证地平面的理想性。直流电源通过焊盘接入芯片，焊盘通过连接大去耦电容来减低外接电源引入的噪声。整个芯片版图完成了版图设计规则(Design Rule Check，DRC)和原理图与版图一致性(Layout Versus Schematics，LVS)的验证。

图7 77 GHz 功率放大器版图

本文输出级晶体管单元采用4 μm×13 μm×2 μm的结构来降低晶体管和互联的寄生效应。另外，输出级晶体管版图布局还主要考虑了以下几点:(1)晶体管漏极连线分布在晶体管上方，有源区通过金属线和通孔连接到最顶层金属。(2)晶体管源极采用双边连接，利用金属器M1 和M2 在晶体管两侧分别将晶体管的源极连接到衬底环。(3)晶体管的栅极采用双边连接，通过M1～M3 将晶体管的栅极引出，并通过通孔连接到最顶层金属作为信号输入，这种方式可以降低栅极的电阻。(4)栅极互联，通孔、漏极互联以及通孔间保持一定距离，从而降低寄生的反馈电容。最终晶体管和连接晶体管的金属层通过RC参数提取的方式得到版图的寄生参数，其他金属连接层和地金属层M1、M2 进行电磁仿真得到版图的S参数，然后将两种参数联合仿真，得到晶体管单元的最终仿真结果。

本设计中功率级采用的晶体管版图布局如图8所示，栅极和漏极在晶体管两侧，两个端口分别通过厚金属传输信号，以降低金属互联线的电阻。该结构的输入输出在一个水平方向，信号传输路径更加通畅，晶体管单元在布局放大器时的阻抗匹配和互联复杂度因此降低，从而减少了寄生损耗。

图8 77 GHz 功率放大器功率级晶体管版图

2.2 电磁仿真建模

在77 GHz 功率放大器设计中，需要考虑有源器件的尺寸，尤其是功率放大器的功率级晶体管尺寸。另外，晶体管布局、互联引入的电容以及寄生电感也对放大器的输出功率、增益等性能有较大的影响。所以为保证功率放大器后仿真的准确性，本文先单独仿真优化每个PA 单元，晶体管及连接晶体管的金属采用提取参数得到寄生结果，漏极和连接漏极的金属采用电磁仿真得到寄生参数结果，并将两种结果进行联合仿真，得到PA 单元的仿真结果，最终与变压器、电感、功率合成器、巴伦、金属互联线、焊盘和通孔等无源部分构成三维电磁仿真模型，如图9 所示，进行联合仿真并多次优化，最终得到功率放大器的整体后仿真结果。

图9 77 GHz 功率放大器无源部分电磁仿真三维结构图

2.2 后仿真结果

77-GHz 功率放大器S参数仿真结果如图10 所示，在79 GHz 频点处，该功率放大器的最大增益S21为20.5 dB，其－3 dB 带宽覆盖64 GHz～86 GHz。输入回波损耗S11是－26 dB，－10 dB 带宽为72.5 GHz～81 GHz，输出回波损耗S22为－18 dB。其－10 dB 带宽为70 GHz～85 GHz，说明本文设计的功率放大器输入、输出端与50 Ω 阻抗匹配较好。

图10 77 GHz 功率放大器的S 参数仿真曲线

图11 为77 GHz 功率放大器在79 GHz 频点下的输出功率曲线，仿真结果表明输出功率1 dB 压缩点为12.7 dBm，饱和输出功率Psat＝16.6 dBm。

图11 77 GHz 功率放大器的输出功率仿真曲线

功率放大器在79 GHz 频点下的功率附加效率曲线如图12 所示，仿真结果表明该功率放大器的功率附加效率的峰值效率PAEpeak＝16.5%。

图12 77 GHz 功率放大器的功率附加效率仿真曲线

图13 为77 GHz 功率放大器的稳定性仿真曲线，在60 GHz～90 GHz 频带内，稳定性系数Kf都大于1，表明该功率放大器在工作频段内稳定。

图13 77 GHz 功率放大器的稳定性仿真曲线

本文与部分放大器的性能参数对比如表2 所示，与文献[11]、文献[12]相比，本文功率放大器具有更高的增益；与文献[11]、文献[12]、文献[13]相比，本文功率放大器的具有更低的功耗；与文献[10]、文献[11]、文献[12]相比，本文功率放大器具有更高的峰值附加效率；与文献[10]、文献[13]相比，本文功率放大器具有更宽的带宽。本文设计了一款低功耗的宽带功率放大器。

表2 本设计性能总结与其他功率放大器性能比较

3 结论

本文采用65 nm CMOS 工艺设计了一款四路功率合成的77 GHz 功率放大器。利用电容中和技术抵消了密勒电容的影响。利用功率合成技术解决了CMOS 击穿电压低引起的输出电压摆幅低的问题，将多路输出功率高效合成，提高了功率放大器的输出功率。采用共轭匹配和多频点叠加的带宽拓展技术，有效实现电路阻抗匹配和带宽拓展。仿真结果表明，该功率放大器具有增益高、效率高、输出功率高，能在较宽的频段工作等优点，可应用于毫米波雷达等系统，具有良好的发展前景。