兼容性和差异化是国产仿真EDA必须锤炼的竞争优势

随着美国正式签署《芯片与科学法案》，国内半导体设计公司对于国际EDA的使用限制将越来越严格。但是，考虑到当前绝大多数的设计公司还在使用国际EDA厂商的设计流程，作为后来者的国产EDA公司，目前绝大多数是点工具，且愿意使用的设计企业非常有限。面对困局，我们采访了国内EDA的领先企业芯和半导体的联合创始人代文亮博士。

代博士提出了一个很重要的观点：国产EDA要抢占市场需要打破用户的使用门槛，增强用户体验。首先是与现有国际设计流程的融合，让用户先能用起来。在这个过程中，相比用户对布局布线工具的天然排他性，仿真EDA由于可以互相交叉验证，使得在用户端可以多款工具并行使用，相对其它EDA工具的使用门槛更低。但由于和国际工具直面比较，国产仿真EDA的性能和质量将会受到非常大的市场挑战，有利于大浪淘沙，删选出真正具备硬核技术的优秀厂商。因此，兼容性和差异化是国产仿真EDA必须锤炼的竞争优势。芯和半导体在电磁场仿真领域的差异化产品，对国际EDA厂商的设计流程已经形成了非常好的补充和优化，从这一点上，国际EDA厂商欢迎与芯和的合作。基于双方共同的利益，芯和与全球四大EDA公司都建立了非常稳定的合作伙伴关系，无缝嵌入各大主流EDA设计平台中，并在用户易用性方面做了深层优化，全面降低工程师的使用门槛，提升了设计质量和效率。

生态链的建设是国产仿真EDA发展和突破的又一个难点。EDA行业本身是为半导体产业服务的，必须和整个半导体产业共同发展，先进的工艺、先进的封装以及先进的设计也必须伴随着EDA一起来成长。芯和投入了巨大的精力在生态链的构建上，因为没有这个生态链就不存在EDA工具的使用：一方面，设计公司需要EDA工具能够支持晶圆厂的工艺，否则它不敢用你的工具做设计，因为一旦设计出来的东西不符合晶圆厂工艺的需要，造成的损失是不可估量的;另一方面，晶圆厂对中小EDA工具的认证却并不感冒：配合EDA工具做评估认证需要耗费晶圆厂的技术精力，而认证完毕加入到晶圆厂工艺后，客户一旦使用过程中出现了问题，晶圆厂同样要担巨大的风险。所以我们评估一款EDA工具是否成功，通常首先会去看它在哪些晶圆厂工艺上得到过认证，否则一切都是空谈。大多数国产EDA公司，现在还没有生态圈建设，更多的还是处于自我摸索和实验的阶段，无法实际的满足晶圆厂工艺生产的需要，更难提商业化。

由于芯和常年服务于国内外龙头设计公司和晶圆制造厂，芯和与所有主流晶圆厂、封装厂、全球四大EDA公司及全球两大云平台都建立了非常稳定的合作伙伴关系。芯和的EDA工具在半导体先进工艺节点和先进封装上不断得到验证，无缝嵌入各大主流EDA设计平台中，并在用户易用性方面做了深层优化，全面降低工程师的使用门槛，提升设计质量和效率。

除了这些需要突破的方向外，从半导体行业的视角来看，代文亮认为HPC （High Performance Computing） 高性能计算将会是数字化转型的一个关键。在前所未有的巨量数据获取、计算、传输、存储的过程中，从数据中心、云计算、网络到5G通信和AI大数据分析，从边缘计算到智能汽车自动驾驶，HPC無处不在。当摩尔定律接近物理极限，通过SoC单芯片的进步已经很难维系更高性能的HPC，整个系统层面的异构集成将成为半导体高速增长的最重要引擎之一。我们看到越来越多的系统公司开始垂直整合，自研芯片已经成为新的风潮，从系统最终应用的角度倒退来规划异构集成中的所有芯片和封装设计，进行协同设计和仿真分析。所有这些趋势都对EDA构成了巨大的挑战，传统的围绕单芯片SoC PPA提升为主导思想的设计流程、仿真分析方法都需要得到重构，以满足系统整合设计的新需求。为了填补异构集成设计分析这个市场空白，国际领先的EDA厂商都在开发前所未有的EDA解决方案，也给了国内仿真EDA弯道超车的最佳时机。

纵观国内从事EDA的企业，芯和半导体是国内唯一一家从系统设计的角度出发来布局EDA产品线的公司。专注在仿真EDA这一领域，芯和通过十年的研发形成了一整套从芯片、封装到板级的完整仿真EDA解决方案，并在去年底推出了全球首个3DIC Chiplet先进封装EDA平台。

异构设计对EDA的挑战

单一内核的芯片越来越难以满足应用场景的计算需求，那么面对越来越流行的异构计算架构，代文亮总结了异构架构对EDA设计提出的两个方面的挑战。

一是设计平台的挑战。异构集成芯片区别于传统的数字芯片和模拟芯片，作为一个新的领域，它并没有成熟的设计分析解决方案。传统点工具组合所形成的设计流程很难满足产品设计周期（TTM）要求，更无法满足3D堆叠而带来的复杂信号完整性、电源完整性和热仿真等多物理分析的需求。芯和半导体在去年年底推出了“3DIC先进封装设计分析全流程”EDA平台。这是业界首个用于3DIC多芯片系统设计分析的统一平台，为用户构建了一个完全集成、性能卓著且易于使用的环境，提供了从开发、设计、验证、信号完整性仿真、电源完整性仿真到最终签核的3DIC全流程解决方案，全面支持2.5D Interposer， 3DIC和Chiplet设计。

二是互联互通接口标准的挑战。由于缺少统一的接口标准，不同工艺、功能和材质的裸芯片之间没有统一的通信接口，限制了不同芯片之间的互联互通。因此，统一的接口标准对于先进封装，尤其是Chiplet的发展和生态系统的构建至关重要。

由英特尔牵头，联合了台积电、三星、日月光（ASE）、AMD、ARM、高通、谷歌、Meta（Facebook）、微软等十家行业领先公司于今年3月成立UCIe联盟，旨在打造一个全新的Chiplet互联和开放标准UCIe。芯和半导体今年成为首家入选UCIe联盟的国产EDA，通过积极参与UCIe全球通用芯片互联标准的制定与推进，并结合中国市场的应用特点，芯和将有机会不断优化其“3DIC先进封装设计分析全流程”EDA平台，帮助国内企业始终与国际上最先进的Chiplet技术和应用保持同步，为推动中国半导体产业先进工艺、先进封装技术的发展及应用做出积极贡献。

芯和的仿真EDA解决方案

作为国内EDA行业的领导者，芯和半导体通过十二年的研发形成了一整套从芯片-封装到板级、覆盖半导体全产业链的仿真EDA解决方案。以系统分析为驱动，芯和半导体的仿真EDA打通了后摩尔时代IC设计的所有仿真节点，全面支持先进工艺和先进封装。

● 在先进工艺端，芯和半导体通过了各大晶圆厂的主流工艺的认证，提供了业界顶尖的片上芯片建模和仿真能力，保障芯片级的PPA。2021年，全球第二大晶圆厂三星宣布芯和半导体正式成为其SAFE-EDA生态系统合作伙伴，芯和半导体的片上无源电磁场（EM）仿真套件已成功通过三星晶圆厂的8纳米低功耗（8LPP）工艺技术认证。

● 在先进封装端，芯和半导体的仿真分析方案从传统封装延伸到2.5D/3D Chiplet异构集成封装领域，提供了完善的系统仿真分析能力。2021年，芯和半导体发布了全球首个3DIC先进封装设计分析EDA平台，成为国内XPU、人工智能等HPC芯片公司的首选。

● 此外，跟随着后摩尔时代以系统集成设计为发展的方向，芯和半导体在支持好先进工艺和先进封装的同时，构建了“电子系统”建模仿真分析EDA平台，包括射频系统分析平台和高速数字系统分析平台等，从系统集成设计和分析的角度来帮助设计师提升各种电子产品的PPA，缩短产品上市周期。

这些自主创新的产品，快速缩小了与国际领先EDA的差距，为国内外新一代高速高频智能电子产品的设计赋能和加速。