复杂电网下基于CSDFT-MAF-PLL的电压同步方法

陈 伟 ，何 山 ，2

（1.新疆大学电气工程学院，乌鲁木齐 830049；2.可再生能源发电与并网控制教育部工程研究中心，乌鲁木齐 830049）

以风电、光伏为代表的新能源发电并网运行，需准确获取电网电压的相角、频率和幅值等信息，以提升系统故障恢复时间及并网能力[1-2]。锁相环PLL（phase-locked loop）作为并网的关键环节，直接影响电力转换系统的稳定性与可靠性[3]，其快速精准的锁相能力对电力电子装置并网具有十分重要的作用。

同步旋转坐标系锁相环SRF-PLL（synchronous reference frame PLL）在电力电子和电力系统中应用广泛[4-5]，理想电网下，能快速准确地提取相位信息；复杂电网下，需降低锁相环带宽，以提高谐波抑制能力，但响应速度下降[6]。文献[7]提出SRFPLL存在相位与频率检测紧密耦合问题，谐波或任何类型的故障失衡引起的误差严重影响锁相性能。文献[8]提出附加前置解耦单元的准一阶锁相环，结合级联延迟消去法，增强系统抗谐波能力，该前置滤波环节只适合频率波动小的系统，复杂电网条件下效果不佳。

为克服SRF-PLL在抑制直流分量及谐波方面的不足，文献[9]利用解耦双同步参考坐标系锁相环DDSRF-PLL（decoupled double SRF-PLL）提取三相电压正、负序分量，利用解耦模块消除扰动，但该方法结构复杂，给系统带来一定延迟。

为克服DDSRF-PLL结构复杂和延迟问题，文献[10]提出双二阶广义积分器锁相环DSOGI-PLL（double second-order generalized integrator PLL），电网畸变程度低时，能快速有效锁定相位，但在含直流偏置及多次谐波等复杂电网下，提取的同步信号会出现较大波动。

为克服DSOGI正交信号发生器DSOGI-QSG（DSOGI-quadrature signals generator）在复杂电网下提取同步信号困难问题，文献[11]提出结构简便、滤波程度高的滑动平均滤波锁相环MAF-PLL（moving average filter PLL），滑窗宽度的选取基准直接影响滤波效果及动态特性。为克服该弊端，文献[12]提出双滑动平均滤波锁相环，并附加角频率重构模块以消除锁相误差，该滑窗宽度设置较大，提升了动态特性，但该锁相环设计只针对单相系统。

滑动离散傅立叶算法SDFT（sliding discrete Fourier transform）是谐波测量中使用最广泛的算法之一。电力系统的谐波成分通常是时变的，特别是在较长传输距离的弱配电网中，直接进行频谱分析会由于泄漏和栅栏效应导致结果不准确。文献[13]针对SDFT频谱泄漏问题，提出建立泄漏状态下的相角或幅值关系，间接计算电网频率，但复杂系统对关系式本身会造成影响。

针对上述问题，文中设计思路如下：首先，为解决常规SDFT容易出现频谱泄漏问题，提出固定滑窗-变滑窗结构的级联型滑动离散傅立叶变换方法，后级SDFT滑窗宽度依据实时检测的电网频率调整，利用DFT相角特性，生成每一相虚拟正交信号，提取基波信号；其次，设计附加相位补偿MAF正、负序分离模块，既能准确滤除负序分量，又能避免因MAF阶数过高造成的相位延迟；最后，仿真验证方法有效性。

1 复杂电网多故障误差分析

以SRF-PLL为例，分析系统在出现三相电压不平衡、含直流偏移及多次谐波分量下的动态性能。假设：

（1）输入信号为理想三相正弦波；

（2）在变量发生变化之前，系统已达到稳态；

（3）推导过程在时域下进行，系统视为零状态系统。

式中：vd、vq为 d、q坐标下电压分量；vd_dc、vq_dc为直流偏移分量在d、q坐标下产生的电压分量；vd_U、vq_U为电压相位不平衡在d、q坐标下产生的电压分量；vd_h、vq_h为谐波分量在d、q坐标下产生的电压分量；Vdc_α、Vdc_β为α、β坐标下直流偏移分量；θ为检测的三相电压相位角；ε为相位误差。

由式（2）可知：由直流偏移引起的误差具有与电网电压相同的频率分量；三相电压不平衡误差分量为2倍频扰动分量；电网非3倍奇次谐波分量会产生6倍频扰动误差。理想电网下，三相电压信号通过坐标变换转换为dq坐标下的电压分量，SRFPLL对信号进行处理，可快速精确地跟踪相位，但其结构无法克服在三相电压不平衡、含直流偏移及多次谐波污染下的扰动误差。

2 CSDFT-QSG频率自适应设计

2.1 CSDFT-QSG设计

DFT算法可提取电网输入信号中的基波信号，消除锁相外环中的谐波分量及直流分量，但需要计算完整一个周期才更新一次数据。基于样本数据的相似性，由前一阶段窗口函数的频谱特性所生成的递推关系，可推算出当前时刻的频谱。SDFT算法依据固定窗口随时间滑动提取样本数据[14]。

由式（4）、（5）可知，输入电网电压信号，生成其虚拟正交信号，提取基波信号，具体结构如图1所示。

图1 SDFT-QSG结构Fig.1 Structure of SDFT-QSG

图1中，vα(k) 、vqα(k)为前级结构输出的虚拟正交信号。

由式（3）～（5）得SDFT-QSG的z域传递函数为[16]

传递函数伯德图如图2所示。

图2 SDFT-QSG伯德图Fig.2 Bode diagram of SDFT-QSG

由图2可知：SDFT-QSG在指定频率处，幅值增益衰减大，理论上可完全滤除畸变电网下多次谐波及直流偏移分量。

由文献[15]可知，若SDFT采样频率非电网电压基波频率的N倍，系统将会发生频谱泄漏，影响采样精度，且SDFT-QSG提取的基波信号也会产生偏差，谐波与直流分量无法完全消除，系统会存在稳态误差。

针对此问题，设计一种固定滑窗宽度-变滑窗宽度相结合机制的级联型滑动窗离散傅立叶变换结构。

由图2可知，vα(k)在基波频率处与v(k)同相位，故以 vα(k)作为后级设计输入端，其结构如图3所示。

图3 CSDFT-QSG结构Fig.3 Structure of CSDFT-QSG

2.2 后级频率自适应设计

由式（3）可知，通过改变样本周期点数N和系统的采样周期Ts都可改变滤波器的窗口长度Tω，以达到后级SDFT-QSG频率自适应。改变系统采样周期，需每次周期迭代时，都依据电网电压反馈的实时频率更新采样频率 fs，数字处理器需要较大存储空间，实现复杂。故此，采用更新样本周期点数N，即

实际采集到的电网频率通常不是整数，即使为整数，经式（7）运算，N也可能不为整数，需要进行取整运算，实现过程为

2.3 SDFT-QSG动态性能分析

经前文分析，前级SDFT采样点数N取128，SDFT-QSG对谐波及直流偏移分量的抑制能力强。由文献[15]可知，系统动态响应能力与样本点数密切相关，样本点数越大，系统动态响应速度越慢，这与锁相环快速精准的锁相能力相悖，故需要验证SDFT结构动态性能。SOGI-QSG为常规正交信号发生器，具有较好的谐波抑制能力与动态响应能力，但对直流偏移分量抑制不佳。对SDFT与SOGI进行阶跃响应对比，验证SDFT的动态响应能力、抑制直流偏移能力。仿真结果如图4所示。结果表明，SOGI-QSG的α与qα信号动态响应时间均优于SDFT，但SDFT也在一个基波周期20 ms达到稳态。SDFT-QSG的α与qα信号超调量较低，且稳态输出为零，能够较好地滤除直流偏移分量；而SOGIQSG的qα信号稳态输出不为零，无法滤除直流偏移分量，其α与qα信号都存在稳态误差。综合考量，SDFT-QSG动态性能更优。

图4 动态响应对比Fig.4 Comparison of dynamic response

3 MAF正、负序分量分离设计

不平衡电网电压存在负序分量，将SDFT-QSG提取到的正交信号代入正、负序分量计算模块PNSC（positive negative sequence calculator）原则上可消除负序分量，但电网畸变程度高将导致SDFT频谱泄漏严重，PNSC交叉分解矩阵会导致相位检测出现严重波动，影响频率精度，故设计滑动平均滤波方法进行正、负序分离。

3.1 MAF原理分析

滑动平均滤波器MAF（moving average filter）的离散域传递函数为[11]

式中：Nm为MAF采样点数（也称滤波器阶数），Nm=Tωmfsm，Tωm为MAF窗口宽度，其大小既影响滤波性能，又影响系统动态响应速度，Tωm越大，MAF滤波效果越好，但动态响应速度越慢；fsm为滑动平均滤波器采样频率。

取 Nm=100，fsm=10 kHz，则Tωm=0.01 s，相应的伯德图如图5所示。

图5 MAF伯德图Fig.5 Bode diagram of MAF

式中，Tsm为MAF采样周期。

由式（10）及图5可知，MAF可抑制特定频次的谐波分量，但对直流分量无抑制作用。

3.2 电压负序分量扰动分析

设αβ两相静止坐标系下的电压表达式为

式中：U+、U-分别为正、负序基波电压幅值；φ-为负序分量相对正序分量的初始相位角。

对式（11）进行Park变换，得dq两相旋转坐标系下的电压表达式为

当锁相环锁定电网电压正序分量旋转位置时，即θ=ωct，式（12）改写为

由式（13）可知：经坐标变换，正序分量转化为直流分量，负序分量转化为2倍频分量。畸变电网下，负序分量对锁相环产生较大扰动，使其无法准确检测出正序分量相位信息。

3.3 负序分量消除设计

由上述分析，欲满足精准锁相的条件是：uq=0，而MAF对直流分量无抑制作用，故不会干扰系统判断。负序分量通过坐标变换转化为2倍频分量，设计的核心是衰减100 Hz处频率，由图5可知，在100 Hz处，增益为-160 dB，满足既定要求。

MAF负序分量消除原理如图6所示。

图6 MAF负序分量消除结构Fig.6 Structure of MAF negative-sequence component elimination

图6中，基于MAF负序分量消除具体步骤如下：

（1）通过坐标变换将abc三相静止坐标转换为dq两相同步旋转坐标；

（2）将输出的q轴分量经过滑动平均滤波，滤除二倍频分量；

（3）根据输出的q轴信号进行SRF-PLL相位检测控制，得到相角信息，并通过反馈环节为Park变换提供相位参考，通过PI控制调节，使直流分量为0，完成锁相。

3.4 PI参数设计

建立电压含扰动分量的小信号模型，如图7所示。

图7 MAF-PLL小信号模型结构Fig.7 Structure of MAF-PLL small signal model

故 ξ＞1，根据参考文献[17]，对锁相环暂态过程与稳定性进行综合考量，本文取ξ=2.4，kp=83.33，ki=2 893.5。

3.5 基于相位补偿MAF动态性能设计

为提高MAF的动态性能，需对MAF引起的相位延迟进行补偿。实现这一目标的简单方法是在MAF控制回路中加入相位超前补偿器[18]。

借鉴文献[18]补偿器的传递函数，设计MAF传递函数的逆函数，以有效补偿MAF引起的相位延迟。传递函数为

式中：kpc为传递函数幅值增益系数；r∈[0 1）为衰减因子。

带有相位补偿器的MAF，其衰减因子r取0.90、0.95、0.99的频率响应如图8所示。r为0时，系统传递函数不变，r为1时，相位补偿控制器成为全通滤波器。结合MAF传递函数，权衡动态响应速度与滤除由负序分量引起的二倍频振荡，本文r取0.99，可有效补偿由MAF引起的相位延迟。

图8 基于相位补偿的MAF伯德图Fig.8 Bode diagram of MAF based on phase compensation

由图8可知，r=0.99系统动态特性更好。

综上分析，设计的锁相环结构如图9所示。

图9 CSDFT-MAF-PLL结构Fig.9 Structure of CSDFT-MAF-PLL

4 仿真验证与分析

为验证所提方法正确性与可行性，在Matlab/Simulink中搭建仿真模型。将DSOGI-PLL、SDFTPLL和CSDFT-MAF-PLL进行对比分析验证。为均衡DSOGI-PLL滤波性能和动态响应时间，阻尼系数设为0.707。CSDFT-QSG前级端N为128，采样频率fs为12.8 kHz。系统参数为：额定电压有效值Vg为220 V，额定频率为50 Hz，初始相位为0°。仿真工况设置为4种，如表1所示，具体故障类型设置为5种，如表2所示。

表1 仿真工况设计Tab.1 Design of simulation conditions

表2 故障类型设计Tab.2 Design of fault types

4.1 工况一

在1.4～1.6 s，进行工况一故障测试，仿真结果如图10所示。

图10 工况一仿真波形Fig.10 Simulation waveforms in Condition 1

由图10可见：DSOGI-PLL频率超调大，峰值为59.76 Hz，在既定时间内不能趋于稳定；SDFT-PLL超调了3.62 Hz；CSDFT-MAF-PLL超调量仅为1.5 Hz。SDFT-PLL相位误差最大达22.5°，说明PNSC结构对SDFT有干扰。

4.2 工况二

在1.8～2.0 s，进行工况二故障测试，仿真结果如图11所示。

图11 工况二仿真波形Fig.11 Simulation waveforms in Condition 2

由图11可见：相较于工况一，DSOGI-PLL波动剧烈程度降低，但峰值增量提升，说明DSOGI结构对频率跳变与直流偏移量敏感程度高；CSDFTMAF-PLL相位误差最小达到-1°，比工况一提升约3.5°，故其对谐波注入较为敏感。

4.3 工况三

在2.2～2.4 s，进行工况三故障测试，仿真结果如图12所示。

由图12可见：DSOGI-PLL频率动态峰值达到65 Hz，说明频率跳变和多次谐波同时并存，对DSOGI模块影响剧烈，而所设计的锁相环超调量为0.27 Hz，并无明显变化，说明所提策略鲁棒性强。

图12 工况三仿真波形Fig.12 Simulation waveforms in Condition 3

4.4 工况四

在2.6～2.8 s，进行工况四故障测试，仿真结果如图13所示。

由图13可见，工况四最为复杂，相较于工况三，CSDFT-MAF-PLL稳态相位误差约为0.059°，比工况三提高约0.02°，频率变化不明显。DSOGI-PLL频率误差大，且波动明显。

图13 工况四仿真波形Fig.13 Simulation waveforms in Condition 4

综上分析：数字滤波器采样数据较大，SDFTPLL及CSDFT-MAF-PLL动态响应时间均滞后DSOGI-PLL，但在规定时限内；对比工况一、三，DSOGI-PLL相位稳态波动基本一致，但工况三下的相位误差明显高于工况一，可见DSOGI结构对频率跳变很敏感，而设计的CSDFT结构降低了频率跳变对频谱泄漏的影响程度，相位误差稳定在±0.04°；工况二、四与工况一、三对比，直流偏移使DSOGI-PLL频率与相位误差无法在额定百分比下达到稳态，而CSDFT结构波形光滑，稳态无误差，谐波注入对其有一定影响，相位误差增加，但在预期之内。综合4种工况，都发生幅值与相位跳变，系统存在负序分量，而仿真结果表明所设计的MAF负序分量消除模块效果显著。CSDFT-MAF-PLL锁相动态响应时间较快，并不因MAF的引入对系统造成很大延迟，说明所提相位补偿控制器的有效性。相较于文献[12]，稳态精度及动态响应速度均有明显改善。

5 结论

针对SDFT-PLL在复杂电网条件下锁相优势与不足展开研究，结合MAF优良滤波性能，设计CSDFT-MAF-PLL。理论分析与仿真验证得出以下结论：

（1）提出CSDFT-QSG结构，显著提升系统谐波抑制与直流偏移消除能力，并对频率、幅值、相位跳变不敏感，以电网实时频率作为后级SDFT滑窗宽度选取依据，从而减小SDFT因频谱泄漏导致的频率稳态误差；

（2）提出MAF负序分量消除设计，将三相电网电压的正序分量送入SRF-PLL，负序分量转化为二倍频分量被抑制；

（3）提出相位补偿控制器，克服MAF相位延迟的弊端，使所设计的锁相环在各种工况下，达到稳态的时间均保持在1.5个基波周期左右。

本文建立单机无穷大电网系统，进行了4种工况下锁相并网性能研究，模型结构相对单一。下一步研究可以结合双馈风电系统，开展锁相环动态特性对系统惯性响应及稳定性分析。