数字相控阵雷达同步技术研究与实现

张 锐，关 炀

（中国电子科技集团公司第二十研究所，西安 710068）

0 引言

雷达有多种分类方式，按照天线的扫描方式大致可分为两种：机械扫描雷达和相控阵雷达[1]。

相控阵雷达是通过控制天线阵面上每个独立发射—接收单元之间的相位差，来改变整个天线阵面方向图，从而实现波束形成及扫描的雷达技术，其优点是扫描速度快、抗干扰能力强、可靠性高。数字相控阵在此基础上集成了数字阵列，其优点是利用快速发展的数字技术，提供了更强的波束赋形的灵活性、多域抗干扰和多目标探测的能力。

超宽带数字射频前端是指使用了超宽带数字采样技术的射频收发前端，并且使用数字信道化、数字脉冲压缩等算法，提高目标分辨率、目标识别能力、多目标能力等。同时，可实现软件化，根据指令改变工作模式以适应不同作战需求的技术。

超宽带数字相控阵是指集成超宽带数字射频前端阵列的相控阵雷达，是目前最为先进的相控阵雷达技术，是雷达技术发展的趋势。

1 技术应用背景

越来越多的雷达使用超宽带射频前端组成天线阵面，采用数字波束形成方法进行天线阵面指向的扫描，以及波束赋形来适应不同的作战需求[2]。

但是数字波束形成性能受到阵面同步的影响，可能是制约其发展的一个关键因素。其原因如下：

一个M×N个辐射单元的阵面，其阵因子如式（1）所示：

本文设计的同步系统在某相控阵雷达上成功应用，同步功能是超宽带数字相控阵雷达亟需重视的一个部分，只有解决大规模超宽带数字射频前端同步工作的难题，才能实现波束形成。超宽带数字射频前端中的转换器采样率会非常高，进而使转换器之间的同步成为一个难题，本文的主要研究内容在于如何实现数字射频前端间的同步。

2 总体设计

本项目中的天线阵面采用瓦片式数字子阵，它是将雷达阵列射频前端数字化、模块化的一种模式，具有组阵灵活，能实现阵列与载体共形，更换、维修、测试方便等多种优势，其中，包括64 个天线单元和4 个TR 组件，并集成了1 个变频组件和1个数字处理单元。

整个雷达组成如图2 所示，阵面由64 个子阵组成的，每个子阵含一个超宽带数字前端，对射频信号进行全数字处理，产生的64 路基带信号通过阵面分配网络互联，送往波束形成单元进行数字波束形成处理，最终将处理完成的多波束信号送往信号处理机，并进行雷达检测、跟踪等信号处理工作，由显示控制中心进行目标结果显示及指令控制操作。

天线校准可以消除系统误差时延不是本文说明的重点，本文通过一种创新的时间同步方案，消除的是超宽带数字射频前端带来的随机数字误差时延，该误差因为电磁、物理环境导致数字器件在运行中产生时序亚稳态，从而导致前端之间产生随机误差。影响这种误差的有包括模数转换、数模转换及数字预处理在内的时钟抖动，及同步信号的建立保持时间[4]。

3 实现方法

3.1 误差影响估计

第2 节中，不同数字射频前端间的延迟随机误差会带来方向图的失真，对于超宽带数字射频前端来说，会带来的方向图失真情况，以主瓣-3 dB 波束宽度为优化目标，分析步骤如下：

（1）根据式（1）建模，在增加随机误差的情况下，进行方向图仿真，得到方向图-3 dB 波束宽度；

（2）改变相位随机误差，得到方向图-3 dB 波束宽度随相位误差改变的情况。

如图3 所示，本项目以8 单元线阵为例，横坐标为延迟造成的相位随机误差角度，纵坐标为-3 dB波束宽度，根据仿真结果可知当相位误差超过9°时，-3 dB 波束宽度明显增大，会造成方向图失真。

本项目中频信号频率为350 MHz，因此，9°对应的延迟误差均值为25.7 ps，同步性能至少需要优于此值。

3.2 同步系统设计

3.2.1 同步分配拓朴结构

为了降低超宽带数字射频前端之间的相位误差，实现同步，就需要前端间具有相同时间到达的工作时钟和同步信号，由这两个信号共同定义雷达回波和发射波形的起始点，进而保证不同前端间的初相对准。同时保证同步信号可以被工作时钟稳定采样。本项目采用的拓朴结构如图4 所示。

首先，使用功分器的树形结构对基准时钟和同步信号进行分配，保证信号到达数字子阵时的一致性。

其次，在数字子阵内部采用分布式锁相环提供工作时钟，保证输入基准时钟和工作时钟的相位一致。并且实时监控其相位关系。由于基准时钟作为同步分频起始，因此该时钟具有很大的影响，监控过程中出现问题，需要主动调整。

3.2.2 同步性能计算

子阵间延迟抖动包含两部分，可写成[5]：

式中，Tall为总抖动，Td为自由分频的误差，Tp分配路径传播时带来的抖动误差，由于本项目工作时钟为960 MHz，若存在自由分频，Td最小为1 ns，对应本项目前端，造成的相位误差至少为120°，已经远超指标，因此不能存在自由分频问题。

根据高精度仪器测量和器件手册相关指标，得到Tp≈20 ps，因此总抖动在20 ps，可以满足9°的误差要求。

3.2.3 同步信号采样稳定性预计

同步采样器件建立保持时间在30 ps 左右，工作时钟（960 MHz）对时钟树逐级分配后的同步信号进行采样，用来定义转换器输出波形的初始时刻，根据分配网络指标得到，120 MHz 同步信号偏斜为57 ps，960 MHz 时钟偏斜为62 ps，因此，稳定采样窗口=1042 ps-30 ps-57 ps-62 ps=893 ps，采样窗口虽然不大，但是也不算太严苛，为此，验证同步性能，专门做了实物验证，两个数模转换器同时工作时输出信号同步效果见图5 所示，测得数模转换器在960 MHz 的工作频率下能够稳定保持同步。除此之外，还设计了主动调整技术，来应对预期外的问题。

3.3 关键技术

3.3.1 分布式零延时锁相环系统

零延时锁相环是一种具有特殊反馈环路的锁相环技术，它的优点是压控振荡器产生的频率经过零延迟分频器后，不会产生自由分频导致的延时不确定性，并且还可进行ps 级的延时调整，因此比较适合应用在对同步有一定要求的系统中。

分布式零延时锁相环系统指的是，将锁相环集成在每个超宽带数字射频前端中，为其提供分布式的频综系统，满足数字射频前端中的所有工作时钟要求。

分布式锁相环系统除了提供同步能力外，其更突出的优点是，相比单个锁相环，通道数量越多，相噪降低越多。

3.3.2 同步实时监控与主动调整技术

上文提到，自由分频误差是不能容忍的，因此，必须要保证同步信号的建立保持时间，对其进行实施监控。

为了进一步收敛时序，可以在系统中引入具有TDC 的反馈机制，提高系统冗余度和可调试性。

时间数字转换器（Time Digtal Converter，TDC）[6]的作用是可以测量时序之间的延迟量，将它用数字量来进行表示，时间数字转换器电路主要由一个延时链和采样模块组成，延时链的精度由系统时钟周期和延时链级数决定，当芯片工作在1 GHz 时，系统时钟周期为1000 ps，延时链精度需要小于500 ps 以保证延时精度，检测的延时范围需要覆盖16 个系统时钟周期。16 级时间数字转换器工作原理图如图6 所示。

根据时间数字转换器的反馈，可以得到建立保持时间偏移量，据此，主动调节同步信号时延以保证稳定采样，杜绝自由分频问题。

3.3.3 延迟估计的同步信号分配网络

同步信号和时钟的分配采用同步信号分配网络，由于同步信号和时钟需要严格控制延时，需要对该问题进行建模。

由式（3）可知，要保证严格时间同步，同步网络需要考虑走线长度、传输线类型、线间距、材料温度特性、过孔长度、线缆弯曲情况、连接器、时钟分配芯片误差等。根据特定模型可以计算出延迟误差，做到延迟严格匹配的信号分配网络。

4 结束语

大规模的超宽带数字射频前端是相控阵雷达发展的基础，数字同步问题一直是一个关键问题，本文中的系统设计了一种高精度的样本级的同步系统，创新性地使用了分布式锁相环、时间数字转换器反馈机制、延迟估计的同步信号分配网络等关键技术，提供可靠的延迟计算和分析评估，并且在某64 数字阵列规模雷达设备上成功应用，这使高达960 MHz采样率的多个转换器之间也能达到精确同步，同样，本文开展的工作，作为分析依据和实现模型，也能为更高工作频率的数字射频前端提供有效的参考借鉴。