基于SOI的光电探测器设计与单片集成技术研究

宋鹏汉，张有润，甄少伟，周万礼，汪 煜

（1.电子科技大学电子薄膜与集成器件国家重点实验室，成都610054；2.中科芯集成电路有限公司，江苏无锡214072）

1 引言

基于绝缘体上硅（SOI）的光电集成电路技术为新型硅基光电子器件的实现提供了一个与标准硅CMOS工艺完全兼容的坚实的技术基础，SOI工艺技术不仅为超大规模集成电路VLSI提供了技术平台，同时也是硅基光电集成的理想平台，基于SOI的光电子技术在未来的光网络和光信息系统中将发挥不可替代的关键作用，因此为了满足我国军用光电芯片的需求，保证军事、国防安全，有必要发展自主可控的SOI光电集成工艺技术。

在光电子学方面，SOI材料同样具有优异的表现。作为光电集成中光路的基本构成单元，光电探测器结构对集成光子器件的性能有着至关重要的影响。将SOI材料用来制作光电探测器，主要有如下几个优点：在光通信波长范围内，硅材料的吸收长度通常为几十微米，SiO2作为绝缘层可以隔离衬底深处产生的光生载流子，具有更高的可控性；与标准硅CMOS工艺兼容，使其可以使用先进大规模集成电路的工艺技术进行制造，还可实现片上光电器件的集成。这些技术优势推动了SOI光电探测器特性的深入研究，并引发了诸多基于SOI的光子集成器件的发展[1-3]。

2009年，波士顿大学报道了一种基于SOI谐振腔结构的光电探测器，850 nm波长下量子效率为34%[4]。2013年，隆德大学基于65 nm CMOS工艺开发的体硅光电二极管在850 nm波长的条件下响应度达到0.16 A/W，带宽为6 MHz[5]。2018年，北京工业大学利用2 μm低掺杂外延SOI材料开发指叉型光电探测器，850 nm波长条件下响应度为0.051 A/W，带宽为205 MHz[6]。光电探测器是光通信系统的重要组成部分，因此兼顾响应度和带宽的光电探测器可以有效提高传输过程中的能量转换效率以及数据传输速率。

2 光电探测器设计与仿真

2.1 器件结构

本文旨在设计一种兼顾响应度和带宽的光电探测器，要求与标准0.18 μm CMOS工艺兼容，同时满足在850 nm波长的入射光条件下响应度大于0.3 A/W、带宽大于100 MHz的设计指标条件。图1主要是基于SOI的光电探测器的结构示意图。为了符合现有的标准0.18 μm CMOS工艺，SOI基衬底采用P型掺杂，电阻率为10 Ω·cm，掺杂浓度为1.34×1015cm-3。通过外延工艺，可以控制SOI上的顶硅层厚度，后面会看到顶层硅厚度对光电流和响应度有直接影响，也会影响带宽的相关特性，这里选择厚度为10 μm。DNW为设计的深N阱，PW为设计的P阱，N+和P+是欧姆接触的重掺杂，BOX为SOI材料自带的绝缘氧化层，厚度为400 nm，起到隔离作用。

图1 基于SOI的光电探测器结构示意图

光电探测器器件中最基本的结构就是PN结，工作状态为反向偏置，反向偏置电压越大，耗尽区面积越大。结构中主要有2个PN结，即P-sub/DNW和DNW/PW。DNW是根据现有工艺条件定制的一个深N阱(约4 μm)，可以使空间电荷区深入表面硅层，并同时将其控制在合适的位置，缩短了BOX附近产生的缓慢扩散载流子与空间电荷区之间的距离，从而降低了扩散时间对带宽特性的影响。除此之外，DNW/PW还引入了第2个空间电荷区。表面产生的光生载流子可以很快地被电场收集。作为性能对比的体硅器件示意图如图2所示，NW是N阱。

图2 体硅光电探测器的结构示意图

2.2 响应度与光电流

响应度是衡量一个光电探测器光电转换效率的重要指标。光电流是指恒定光源照射下，光电探测器吸收光能量产生的恒定电流。测试原理图如图3所示。光源波长850 nm，通过光纤和单模直径50 μm光波探针把光引导到探针台上的测试样品。光电探测器与电阻串联，通过半导体分析仪Keithley4200-SCS获取光电流大小[7-8]。

图3 测试原理图

图4 反映了随着反向偏置的增加，体硅器件和SOI光电流的变化规律。可以看到随着偏压的增大，光电流缓慢增加，这主要是因为在850 nm波长下，硅的吸收系数约为632 cm-1，光能量在材料中呈指数衰减，特定的吸收层厚度会有固定光能量转化为光生载流子。随着偏压的增大，势垒区展宽，中性区减小，中性区内光生少子复合造成的电流损失也略微减少。光生少子复合损失主要和掺杂区域的杂质浓度和少子寿命有关，为了减小表面复合损失，阱工艺上设置浓度峰值在1×1018cm-3左右，减小复合效应的影响。

图4 光电流特性

图5 为5 V偏压时的电流密度分布图，可以看到SOI硅层深处产生的光电流占据主要地位，表面区域吸收产生的光电流占比较小，配合设计中采用的深N阱结构，使得势垒区范围更加深入硅层，可以获得更大的光电流。

图5 5 V偏压器件内部电流密度分布图

光电流Iphoto大小与响应度R以及光功率Pphoto的关系还可以通过下式说明[9]：

其中η为内部量子效率（产生电子-空穴对在被吸收的光子中的比率），r为表面反射率，W为耗尽区宽度，L为光生少数载流子的扩散长度。根据公式计算可得，在5 V反向偏置的条件下，基于SOI的光电探测器在850 nm波长下的响应率达到0.33 A/W。综上可知，顶层硅厚度对光电流和响应度的影响最为明显，因此选取SOI顶层硅厚度为10 μm。

2.3 带宽

通常情况下，没有隔离措施的体硅器件的带宽一般只有十几兆赫。影响带宽的主要因素有中性区扩散时间和势垒区漂移时间，理想情况下，光生载流子以饱和速度穿过势垒区的时间tdrift=Ldrift/vsat，而中性区扩散时间及器件深处缓慢扩散过程所需的时间比漂移时间长得多，载流子缓慢扩散所需的时间可表示为：

其中d为载流子在耗尽区外的扩散距离，Dc为载流子的扩散系数，电子扩散和空穴扩散需要分别考虑。一般来说，空穴的扩散系数小于电子的扩散系数，所以空穴的扩散时间较长。测试电路原理图如图3所示，选用光脉冲频率可调的光源，通过控制光脉冲的输出占空比，控制输出光脉冲时间，记录光电流在不同频率的衰减。

图6 为深N阱不同掺杂浓度的频率特性曲线。在5 V反向偏压的条件下，当掺杂浓度分别为1×1017cm-3、5×1017cm-3和1×1018cm-3时，-3dB带宽分别为120MHz、90 MHz和80 MHz。深N阱掺杂浓度对器件频率特性的影响主要表现在深N阱区域内部电场分布。图7（a）、（b）为深N阱浓度分别为1×1017cm-3、1×1018cm-3时的器件内部电场分布图。深N阱掺杂浓度升高导致N型区电场宽度减小，P型区电场宽度基本不变，光生载流子在深N阱中性区扩散时间增加，导致带宽降低。

图6 深N阱不同掺杂浓度的频率特性曲线

图7 深N阱浓度电场分布图

图8 为设计的PD在不同的反向偏置条件下的带宽特性仿真曲线。在5 V的反偏条件下，基于SOI的光电探测器在850 nm波长下的带宽为120 MHz，体硅器件的带宽为15 MHz。

图8 带宽特性曲线

SOI器件自带有氧化埋层BOX，可以有效防止衬底BOX区域以下的光生载流子被器件吸收。BOX附近产生的光生载流子远离势垒区，主要通过扩散的方式移动到势垒区或者电极。结合实际工艺水平，器件中采用了深N阱DNW（约4 μm）设计，减小了BOX附近光生载流子扩散到势垒区的距离，光生载流子在电场的作用下穿过势垒区，最终被电极吸收。表1为文中提到的光电探测器与前人结果的对比，DPD为深N阱光电探测器。

表1 响应度与带宽结果对比

2.4 上升下降时间

当光脉冲信号入射光电探测器，光电流信号响应具有一个上升延迟和下降延迟，这部分延迟时间主要是光生载流子跨越中性区和势垒区的时间。

图9 显示了器件在单次光脉冲下的上升和下降时间。沿着光脉冲的下降沿有明显的电流拖尾，这是由于在深处产生的光生慢扩散载流子需要更长时间才能扩散运动到电极上或发生复合。随着电压的升高，空间电荷区增大，非平衡载流子的抽取速度变快，上升和下降时间减少，下降时间减少得更加明显，说明在高速光脉冲的场景下，内部光生载流子没有积累，器件具有优良的重复性和稳定性。

图9 上升下降时间

3 单片集成

综上所述，光电探测器与现有CMOS工艺完全兼容。然而，光电探测器的单片集成问题也是设计中需要考虑的问题。光电探测器将光能转化为光电流，然而器件产生的光电流一般在微安级别，容易被噪声影响，同时需要转换并放大成具有一定幅值的电压信号才能被其他电路识别和处理。因此，还需要后续光接收电路（如跨阻放大器TIA）才能对其中的光电流做进一步处理。本次与PD集成的TIA采用了常见的并联-并联负反馈拓扑结构，以图10的电路结构具体说明。

图10 单片集成示意图

PD非工作状态时，R3和Rf组成的反馈回路中，电阻Rf一端接到M1栅极，并没有电流流过，因此电路输出端Vo和M1栅极的电压值相等，为M3源极电位（一般为1 V左右）。当PD接收光照产生光电流，由于光电流流过Rf会改变输出端Vo的电压，从而实现将光电流转换为电压的过程。

由上可知，光电流输入端IIN并非标准零电位，因此单片集成应该考虑这个问题对PD性能的影响。一般情况下有2种选择：PD阴极接跨阻放大器IIN或者PD阳极接跨阻放大器IIN。如果采用阴极电流，则阴极本身的电位会受到M3源极电位的限制，使得阴极电位最大为1 V左右，与仿真设计相差较大。如果采用阳极电流，则可以采用电源电压或者添加PAD单独控制阴极电位，有利于保证PD带宽特性，单个器件和整体电路的可测性与稳定性都大幅提高。这里选择第2种方案。

图11 为跨阻放大器电路原理图。跨阻放大器输出端Vo的幅频特性曲线如图12所示。低频跨阻增益为104.7dB(171.8kΩ)，对应的-3dB带宽为198.8MHz。

图11 跨阻放大器电路原理图

图12 跨阻放大器幅频特性曲线

图13 为单片集成版图，总体尺寸为900μm×900μm。

图13 单片集成版图

4 结论

SOI基底能够隔离基底深处产生的光生慢扩散载流子，设计的双光电探测器与深N阱的使用(约4 μm)减少了光生载流子扩散时间，从而提高了器件的带宽特性和光电转换效率。最终，SOI基PD实现了0.33 A/W的高响应度和120 MHz的高带宽，实现高响应度与高带宽的兼顾，同时具有良好的器件稳定性。该光电探测器可在标准CMOS工艺下实现，并与后续电路集成，其高性能表现能提供更好的数据传输速率。