高速SERDES接口芯片TLK2711宇航应用研究

蒋志胜，吴振广，周浩，潘乐乐，宋志勇

（上海航天电子技术研究所 数据传输室，上海 201109）

0 引言

近年来，随着空间遥感技术的飞速发展，获取遥感数据的方式呈现多样化，遥感数据源也呈现出高空间分辨率、高时间分辨率和高光谱分辨率的发展趋势。卫星载荷数据的类型越来越多，数据量越来越大，导致了载荷数据实时传输的速率急剧增大。载荷数据速率已经从早先的每秒几百兆比特发展到目前的每秒数十吉比特，直接增长了百倍有余。如何将高速的载荷数据可靠地传输已成为卫星数传分系统的关键问题，传统的RS422接口和LVDS接口已经无法满足单机的需求。通过增加路数来实现载荷数据传输速率，极大地增加了生成成本，浪费了设计生产资源，同时多位宽并行数据传输的方式受外界干扰性较大，信号通过底板之后时延较大，信号同步性较差，导致数据传输不可靠[1]。TLK2711是基于SERDES的高速串行技术，将时钟和数据合并一起通过差分信号传输，并采用时钟恢复技术，增强了抗干扰能力，同时解决了信号时钟偏移问题，单路串行传输速率高达2.5Gbit/s。本文在研究TLK2711基本属性和工作原理的基础上，提出一种基于高速SERDES接口芯片TLK2711的应用设计。同时结合实际应用情况，对实际应用过程中遇到的收发问题进行分析与探讨[2]。

1 TLK2711工作原理

TLK2711是千兆高速收发器件，是一种物理层接口器件，主要完成接收高速串行数据转为低速并行数据以及发送低速并行数据转为高速串行数据的功能，其发送接口和接收接口可独立使用（单工通信），也可同时使用（双工通信），可应用于点对点超高速的双向传输系统中。TLK2711的工作原理框图如图一所示，TKLSB和TKMSB为K码发生器的发送控制信号，分别表示发送数据的低8bit和高8bit是数据还是K码，通常两者结合使用，TXCLK为发送端外部参考输入时钟，数据发送时，在TXCLK的上升沿给与有效的TXD[15:0]，然后通过差分高速通道进行8B/10B编码，串行化后顺序输出[3]。此时时钟综合器将参考时钟（TXCLK）10倍频。产生Bit时钟，Bit时钟用于串行器内部的并行转串行移位寄存器，寄存器在Bit时钟的上升沿和下降沿都会发送数据，所以串行数据的速率是参考时钟（TXCLK）的20倍。同样，RKLSB和RKMSB也是K码指示信号，指示接收到的低8bit和高8bit是数据还是K码，RXTLK为接收恢复的时钟信号，接收经过编码后的串行数据，内插器和时钟恢复电路锁定数据流，提取出比特率时钟。恢复的时钟用于重新计时数据流。然后将串行数据对齐到两个10位码字的边界，开始进行8B/10B编码，并在与提取时钟RXCLK同步的16位并行总线上输出数据。先低位后高位[4]。

TLK2711的基本属性具体如下：

（1）支持1.6Gbps到2.7Gbps的串行数据率，提供超过2.16Gbps的信号带宽；

（2）采用68芯陶瓷绝缘封装，支持热插拔保护；

（3）采用2.5V供电，小于500mW的低处理功耗；

（4）支持片内8B/10B编解码和逗号对齐（Comma Alignment）；

（5）串行输出可以编程设置预加重，对高频分量进行补偿；

（6）接收差分输入门限最低可达200mV；

（7）输入低速参考时钟，片内PLL提供时钟合成（倍频）；

（8）工业级温度范围（-40°～85°），军用级温度范围（-55°～125°）。

2 实际应用问题分析

卫星载荷数据路由系统TLK2711接口芯片采用收发一体方式设计，即同一片TLK2711接口芯片既有数据输入又有数据输出，且数据输入和数据输出在不同接插件，系统框图如图1所示。

图1 多通道高速串行数据路由系统框图

路由系统TLK2711接口采用交流耦合设计，输入输出接口均为差分模拟电路，输入输出之间匹配阻抗要求如图2所示，在输入和输出接口之间需形成100Ω的匹配电路。

图2 TLK2711输入输出连接示意图

实际应用时，路由系统仅接输入端载荷数据，输出端悬空，导致输入输出未形成有效匹配回路。在通电后输出端依然有高速差分数据输出，在TLK2711差分对之间等效电阻无穷，对芯片输出端信号形成反射式噪声干扰，导致输出时钟TX_CLK可能受到扰动，而输入端RX_CLK解析时钟的参考时钟正是发送端时钟，导致反射的噪声影响到输入端时钟，影响解析数据，导致接收端遥测错误[5-6]。

TLK2711芯片的发送时钟对时钟稳定度要求为±100PPM，在受到反射噪声干扰时容易发生扰动，造成数据错误。

3 仿真验证

3.1 闭环仿真

对TLK2711收发电路进行电路仿真，建立收发一体链路模型如图3所示，在发送端和接收端之间加上100Ω匹配电路形成收发回路。

图3 回环测试图

模拟电路发送端波形如图4所示：

图4 发送端波形

模拟电路接收端波形如图5所示：

图5 接收端波形

3.2 未闭环仿真

对TLK2711收发电路进行电路仿真，建立无后端负载仿真电路，如图6所示：

图6 开路测试

模拟电路发送端波形如图7所示：

图7 发送端波形

3.3 仿真说明

（1）对于TLK2711的差分输入输出端而言，其差分信号是两个单端信号的差值，本质上两个单端信号（P端、N端）的摆幅均以芯片地为参考，通过芯片地回流；

图8 发送端波形说明图

（2）高速差分的两个单端信号都会通过芯片的地管脚回流，100MHz并行时钟也要通过地回流，如图9所示；

图9 印制板分析说明图

（3）当差分端由于信号没有匹配产生噪声，此反射噪声反射回到输出端接口后，此时输出端口为低阻抗，与地之间有回路，芯片地上即产生了噪声波形，参考地电平非理想的0并且有抖动；

（4）100MHz时钟通过芯片地回流，以芯片地为参考，此时芯片地电平非0且有抖动（即参考有抖动），导致发送时钟产生抖动。

图10 抖动分析说明图

3.4 仿真结论

（1）在正确建立TLK2711输入输出匹配链路后形成闭环链路，无反射噪声影响波形平滑、无抖动；

（2）仅接输出端时，TLK2711数据在数据输出时会产生较大的噪声反射，产生抖动影响信号质量，对输入信号产生影响。

4 实际应用总结

4.1 数据发送与接收

在TLK2711只做接收端使用时，TTL数据输出端作为CMOS芯片输入端捕捉信号能力很强，容易受到周围信号干扰，甚至击穿场效应管，所以不能悬空，且需要固定输入，该固定输入可以用固定上下拉电阻设置，也可以由FPGA设置。输出单端差分的P端和N端悬空，禁止与外围接插件连接，断开外界因匹配性问题产生的反射噪声[7]。

在TLK2711只做发送端使用时，TTL输出数据为CMOS输出端作为三态信号可以悬空，但建议断开输入差分端，同时将LCKREFN置0，将数据、时钟、控制信号设置为高阻状态，将TLK2711设计模式置为仅发送，目的是降低输入端信号干扰，同时降低使用功耗[8]。

在TLK2711做收发一体使用时，需考虑传输链路的匹配阻抗，在发送端和接收端需满足匹配阻抗回路，特别是输入、输出非同一接插件时需要将电缆连接以满足链路匹配阻抗。如果输出电缆不接，但输出端差分对存在有效数据输出时会产生反射噪声（此时发送端类似天线），影响输出端对地参考电平抖动，造成对发送时钟影响，因此影响接收端时钟。

4.2 时钟选择与设计

TLK2711发送端TXCLK作为芯片数据恢复时钟的参考时钟，经过8B/10B和上下沿传输倍频后时钟将达到GHz级别，所以对时钟精度和稳定度要求很高。在晶振选择时需要对供应商在晶振抖动和精度提出要求，时钟频率准确度优于10ppm，时钟抖动（峰－峰值）优于40ps。

目前TLK2711发送时钟设计有两种形式，一是由FPGA输出发送时钟和发送数据，二是由晶振直接输出时钟到芯片发送端，而数据由FPGA做对齐处理后输出到芯片端。这两种方式都可以实现，但第一种对晶振的要求更高，但输出时容易实现与数据的对齐，一致性比较好。第二种输出的时钟最稳定和准确，不会受到FPGA内部寄存器或者布局布线影响，但在数据输出时需要对钟码关系进行调整。建议在时钟设计时两种方式都设计，优先选择第二种。

5 结语

本文针对航天应用对高速SERDES接口芯片TLK2711进行了应用研究，提出了一种基于高速SERDES接口芯片TLK2711应用设计的星载多通道高速串行数据路由系统，为卫星数传分系统数据路由提供了可行方案，并同时介绍了TLK2711的工作原理。然后对实际应用过程中收发问题进行了分析与仿真，得出仅接输出端时TLK2711数据在数据输出时会产生较大的噪声反射，产生抖动，影响信号质量，对输入信号产生影响。最后对路由系统TLK2711实际应用进行了总结，为后续卫星TLK2711高速串行接口的应用设计提供一定的参考。