一种基于FPGA的DVB-S2信号解调方法与实现

王占文，汤新广，韩 星

(1.承德市可持续发展促进服务中心，河北 承德 067000； 2.中国电子科技集团公司第五十四研究所，河北 石家庄 050081)

0 引言

DVB-S2作为第二代卫星数字视频广播标准，除了被广泛应用于广播服务、交互应用、卫星新闻采集等民用领域，也被军用卫星通信系统所广泛采纳，作为其下行协议和广播通信标准[1]。基于专用芯片实现DVB-S2信号处理已比较成熟，但受限于专用芯片功能，难于实现针对特殊需求的中间信号和多种数据的处理。因此，研究基于灵活需求的解调和处理技术能够满足用户的特殊需求。

DVB-S2标准采用QPSK、8PSK、16APSK、32APSK调制方式，以及基于多种码率的编译码方式，相比于DVB-S能提供更灵活、性能更好的服务。在相同的传输条件下，频谱利用率提高30%。在同样的频谱利用率条件下，接收能力更强大，能在信噪比低至-2～+16 dB时正常工作。归纳DVB-S2特点为：

① 可变输入方式，适应于单输入流或各种形式的复用流(包括信息包或者连续形式)；② 基于低密度奇偶校验码(LDPC)和BCH的FEC系统，在高斯白噪声信道下传送时的均方误差距香农公式极限只差0.7～1.0 dB；③ 宽码率分布为1/4～9/10，4种星座分布，编码为2～5 bit·s-1·Hz-1；④ 3种滚降系数分别为0.35、0.25、0.20；⑤ 自适应编码与调制(ACM)，可优化信道编码与调制[2]。

在实现DVB-S2信号解调过程中主要秉持3个原则：① 能够工作在低信噪比(最差情况下为-2.35 dB)情况；② 各环节不仅适用于CCM，而且可以用于ACM/VCM模式；③ 尽可能地利用帧内信息(包括帧头和导频)以提高捕获和跟踪的性能[3]。

1 DVB-S2信号解调系统设计

DVB-S2信号解调处理需要完成DVB-S2标准信号中QPSK/8PSK/16APSK/32APSK/ACM信号的定时同步、帧头搜索及同步、多调制样式载波相位同步、软判决、信道译码以及基带帧解扰组帧输出等几部分处理。

针对特殊应用中需要输出中间数据的需求，方案采用FPGA实现DVB-S2信号解调译码全部处理过程，具体分为数字信道化、定时同步、帧头搜索及同步模块、多调制样式载波相位同步、软判决、信道译码、基带帧解扰及组帧输出等模块。设计中增加了信道化数据、定时同步数据、锁定状态、解调星座图数据、软判决数据、TS/GS数据通过组帧输出模块完成选择数据输出。实现处理原理如图1所示。

图1 DVB-S2信号接收处理流程图Fig.1 DVB-S2 reception and processing flow diagram

2 帧头搜索及同步技术

DVB-S2物理层帧结构每帧调制样式任意可变，多种调制样式下帧头搜索及载波相位同步性能直接关系到整个接收系统的性能。帧头搜索及帧同步主要完成帧头搜索、PLSC解析及ACM信号帧头同步等工作，标记整个接收系统的帧同步信息，是整个接收系统稳定工作的基础。

DVB-S2信号接收有时需要在极低信噪比下进行正确接收，而帧头搜索作为判断DVB-S2物理帧信息重要的判决依据，必须要在低信噪比下稳定工作。帧头搜索采用差分相关算法和自适应门限算法，图2为一个DVB-S2物理帧结构。

图2 DVB-S2物理帧结构图Fig.2 DVB-S2 physical frame structure diagram

差分相关是与相邻符号的共轭相乘，可以消除相偏和频偏的累积值，针对DVB-S2信号物理帧结构特点，差分相关可以采用如下3种算法：

基于SOF的差分相关：

(1)

基于SOF+PLSC的差分相关：

(2)

基于SOF+PLSC+PILOT的差分相关：

(3)

r和c分别指接收和发送的SOF符号，3种算法相关增益性能和算法复杂度逐渐提高，处理延时逐渐增大。综合考虑算法性能和实现复杂度采用SOF+PLSC差分相关算法，该算法在性能上可以满足全部DVB-S2信号接收门限情况下相关增益要求，同时还更容易应对实际卫星信号导频时有时无的情况[4]。

在采用基于SOF+PLSC的差分相关处理算法的同时，实时估计相关噪声平均能量，并根据平均能量自适应设置门限，当差分相关值大于自适应门限时输出帧头脉冲。

经过测试，自适应门限设置为噪声平均能量3.5倍，噪声平均能量设置为32点平均，信噪比5 dB时，帧头搜索测试如图3所示。由图3可见，帧头搜索相关峰相对噪声增益明显，还有很大冗余，不会存在误判情况。

图3 基于SOF+PLSC信息的差分相关测试图Fig.3 Differential correlation graph based on SOF+PLSC

3 多调制样式载波相位同步技术

载波相位同步采用与传统连续信号相同的直接判决的载波相位同步算法，对IQ两路信号进行判决，产生相位误差控制信号，通过环路滤波器，控制载波恢复锁相环路工作。基于直接判决的载波相位同步算法结构框图如图4所示。

其中相位误差提取算法较为复杂，下面详细介绍。

QPSK信号相位误差提取实现算法：

Fpc= prod(sign([I(I+Q) (I-Q)Q]))。

(4)

8PSK信号相位误差提取实现算法：

(5)

图4 直接判决载波相位同步算法原理图Fig.4 Carrier phase synchronization block algorithm based on DD algorithm

16APSK信号相位同步采用基于精简星座鉴相的大频偏载波同步算法，在使用反馈环路恢复APSK信号的载波相位时，采用直接判决DD(Decision Directed)鉴相方法。16APSK的星座图可以分解为2个子星座，即一个4PSK星座和一个12PSK星座。如果使用全星座鉴相方法，鉴相范围受限于星座点之间最小的相位差，因此如果使用全星座进行鉴相，则最大鉴相范围是由外圈的12PSK子星座限定的[5]。星座图如图5所示。

图5 16APSK信号星座图Fig.5 Constellation diagram of 16APSK

由图5外圈12PSK子星座图限定，其最大鉴相范围为：

θ=(2pi/12)/2=pi/12。

这相应限制了全星座鉴相捕获的最大归一化频偏为：

Fpc=1/24=0.0417。

而单独考察星座内圈的4PSK子星座会发现，其最大鉴相范围是：

θ=(2pi/4)/2=pi/4。

相应地，内圈的4PSK子星座运行的最大归一化频偏为：

Fpc=1/8=0.125。

由此可以直观地看出，如果只使用星座内圈的4个点进行鉴相，就有希望扩大载波环路的频偏捕获范围。使用精简星座法进行鉴相，一般要求选用的精简星座点数不要太少，否则鉴相器会长时间处于空闲状态，无法对环路起到应有的鉴相作用。由于16APSK星座内圈点的出现概率为1/4，不算太小，因此针对频偏较大、超出全星座鉴相法的最大允许频偏范围的情况，在捕获阶段使用精简星座法进行鉴相的方法[6]。

在捕获模式下，鉴相器内部开关切换到“幅度检测与放大”模块，该模块判断该信号是输入内圈子星座还是外圈子星座。如果属于内圈子星座，则将其放大，以用于后面的鉴相；如果属于外圈子星座，则输出信号0，即让外圈子星座点在鉴相过程中不起作用。

由于“幅度检测与放大”模块滤除了外圈星座点，鉴相只针对内圈子星座进行，而内圈子星座就是一个QPSK星座，因此后面的鉴相算法可采用针对QPSK的高效鉴相法。

由于精简星座鉴相只使用整个星座1/4的信号点，而且是信噪比最低的4个点，会导致相位抖动较大。为保证良好的载波跟踪性能，在环路实现锁定后，立即切换到稳态模式。在稳态模式下，鉴相器首先对输入信号执行3次方运算。由于16APSK 星座的排列特点，经过3次方运算后，内圈点收缩到非常接近于0，而外圈点则变成了一个 QPSK星座[7]。测试图形如图6所示。

由于3次方运算后的星座变成了非常接近QPSK的星座，因此接下来的鉴相运算仍然采用传统QPSK信号鉴相算法[8]。与捕获状态鉴相不同，现在起鉴相作用的是信噪比更大的外圈信号点，虽然鉴相范围较小，但鉴相结果更加可靠，在已经实现捕获的前提下，有利于获得更稳定的环路跟踪性能[8]。

32APSK信号载波同步采用与16APSK信号相同的精简星座图方法[8]。图7和图8为32APSK信号标准星座图和4次方处理图形。

32APSK信号采用4次方处理，得到星座图为最外圈的4个点相当于相位偏移了45°的QPSK星座点，而且外圆与2个内圆的半径相差很大，也可以做类似QPSK的相位同步处理[9]。

图6 16APSK信号3次方图形Fig.6 Simplified constellation diagram of 16APSK

图7 32APSK信号星座图Fig.7 Constellation diagram of 32APSK

图8 32APSK信号4次方图形Fig.8 Simplified constellation diagram of 32APSK

4 仿真试验

本文在一块基于AD9361(射频采样芯片)+XC7K325T(FPGA)的硬件板卡上完成了DVB-S2信号的接收性能测试。该板卡实现70 MHz～6 GHz射频信号直接输入，通过AD9361完成变频采样，采样率为61.44 MHz，工作时钟为122.88 MHz，FPGA完成信号解调解码，通过网口完成指令控制和结果回传[10]。

图9为测试场景，测试方法如下：

① 按照需要测试的调制样式、编码速率、帧长等信息在Matlab中生成指定长度的已知基带帧信息，并完成调制、编码、交织以及加扰等处理生成基带帧模拟波形；

② 将波形文件下载到RS信号源SMBV100A中，并设置指定信噪比；

③ 在FPGA中运行DVB-S2信号解调、解码程序，并把译码结果存储到计算机中，与原始发送数据进行比对。

图9 DVB-S2接收性能测试场景Fig.9 DVB-S2 receiving test scene

在全部52种码率中，随机抽取了8种码率进行DVB-S2信号解调性能测试，性能指标满足设计要求，实测数据如表1所示。

表1 实际性能测试BER记录表

5 结论

本方案实现的解调和处理技术针对项目设计，系统性能稳定、接口丰富、软件功能可灵活升级。经过实际测试，性能指标满足要求,在满足不同用户的中间结果输出和灵活使用方面优势明显，具有很好的推广应用价值[11]。