LDO类IC多工位测试方法探索

王金萍

（中国电子科技集团公司第58研究所，江苏无锡 214072）

1 引言

低压差线性稳压器（Low Dropout Regulator，LDO），该类芯片噪音低、静态电流小，且需要的外接元件也很少，通常只需要在输入输出端接旁路电容即可[1-3]。同时因其成本低廉、应用广泛，使得市场对LDO类芯片需求巨大，因此在芯片测试领域，针对LDO类IC的测试是必不可少的一部分。LDO类IC本身成本低廉，因此测试时需要进行多工位测试以提高测试效率，降低测试成本。而LDO在设计芯片制成圆片时经常存在衬底，这对多工位测试来讲是个困扰，衬底不同，测试方法的选择也不同[4-6]。本文对LDO类IC圆片存在衬底时的多工位测试方法进行了研究与探索。

2 LDO测试参数及注意事项

2.1 LDO主要测试参数

LDO的工作原理是在一定的输入输出条件范围内，把输出电压调整到一个固定的值，如图1所示。

LDO测试的关键参数有以下几点：（1）输出电压VOUT，即在一定输入电压和输出负载变化的范围内，输出电压VOUT为固定值，该参数需要在圆片测试阶段通过烧熔丝保证其精确性；（2）输出电压线性度ΔV，即当输入电压变化、输出负载不变或者输入电压不变、输出负载变化时，测试输出电压的变化值ΔV；（3）静态电流Iq，即当输出为空载时能使芯片工作的输入电压下的输入电流。

2.2 LDO测试注意事项

LDO类IC成品通常只有3个引脚，即GND（芯片地）、IN（芯片输入端）和OUT（芯片输出端），但在圆片时期，除熔丝PAD外，主要功能引脚也可能会多分出几个PAD，如IN脚可分为INS、INP等多个PAD，OUT脚可分为OUTS、OUTP等多个PAD，由图2中LDO芯片的PAD示意图可见，最终封装为成品则只有3个引脚。LDO的工作外围较为简单，在芯片的输入和输出端分别对地加一个电容即可，如图3所示。

对LDO的输出电压VOUT一定要测试精确，其测试注意事项主要有以下几点：（1）有些LDO芯片对输入输出电容的位置比较敏感。在设计测试PCB板时，电容应该尽量靠近芯片。一般来讲，容值较大的陶瓷电容，其实际值通常达不到其标称值，因此如果输入输出电容要求大于1μF时，应使用电解电容或者钽电容；（2）测试输出端电压值时，在理想状态下，从测试机所读取的输出电压值就是芯片的输出电压，但在实际中，探针到芯片之间存在接触电阻，且测试机的测试源到探卡之间也会存在一定的引线电阻，这样从测试机读取的输出电压和芯片实际的输出电压会存在偏差，测试时如果需要测试较大的输出负载（几十毫安甚至几百毫安输出电流），该偏差可能会达到几十甚至几百毫伏，这对于输出电压的测试是非常不利的。因此在设计原理图、绘制探卡PCB时，可以采用四线开尔文连接法，以提高测试精度。

图2 LDO PAD示意图

图3 LDO测试原理简图

3 LDO多工位测试方法

3.1 LDO圆片衬底种类

芯片测试一般分为CP测试和FT测试，测试一片晶圆称为“Circuit Probing”，即CP测试。一片晶圆上单个芯片被称为die，每个die都是一个完整的电路，和其他die没有电路上的联系。在晶圆上加工完成后底层仍连接在一起，这一衬底不仅起着电性能的作用，也起着机械支撑的作用。衬底和芯片之间根据设计的不同可以有不同的联系，一般衬底主要作用是机械支撑，和芯片之间无太大关系，但有的芯片引脚和衬底直接连接或通过一定电阻连接。对LDO类IC来说，设计时芯片引脚和衬底相连是很常见的，连接方式主要有2种，一种是芯片地与衬底连接，另一种是芯片输出引脚与衬底连接。连接方式不同，对多工位测试来说测试方法也不同。

3.2 LDO以芯片地作为衬底

通常，LDO的OUT端与芯片地之间是以几百欧姆的电阻连接的，称为RO，若LDO设计时以芯片地作为衬底，那么die和die的地之间是直接短接在一起或者是通过一定电阻连接在一起，我们将这个连接的电阻称为Rd，如图4所示。这种连接方式比较易处理，因此一般在设计测试原理图时就会将多工位的芯片地直接短接在一起，然后连接到测试系统的地上，如图4中虚线所示。这种对测试系统的源是共地源还是浮动源没有要求，即使是浮动源，也可将测试系统的地都短接在一起，变成共地源测试方法，在给OUT端加电时，die与die之间也无法形成回路，从而影响测试。

图4 以芯片地为衬底的多工位并行测试示意图

3.3 LDO以OUT端作为衬底

LDO以OUT端作为衬底是LDO类IC设计方案中更为常见的一种，在进行多工位测试时也更复杂。以OUT端作为衬底，则die和die的OUT端之间会以一定电阻进行连接，也称为Rd，如图5所示。这种情况下虽然die和die的地之间没有直接相连，但是由于RO和Rd的存在，die和die的地之间也会有一定的电阻，为2×RO+Rd，比如RO=200Ω，Rd=120Ω，那么芯片地之间的电阻则为520Ω。此时，在设计多工位测试原理图时，若仍然按照一般思路，将各工位的地之间进行短接，那么在测试时给OUT端加电，此时工位之间OUT端有Rd相连，地之间直接短接，就会形成一个电路回路，如图5中红线所示。当所有工位共同加电时，由于OUT端压差不大，这个电路回路的效果还不明显。如果一个工位加电，其他工位不加电，则电流会流到其他不加电的工位，从而导致测试结果fail。

图5 以OUT端为衬底的多工位并行测试示意图

这样在测试时，若所有工位测试的die均为良品，则测试结果没有什么异常，若其中有一个die是不良品，则会造成其他几个工位的良品测试结果也是fail，共同失效，如图6所示。在边缘测试时现象更加明显，如图7所示。图中1显示为pass die，其他显示为fail die。

图6 某一工位失效

为了解决该问题，首先要做的就是把所有工位的地完全分离，不能短接在一起。但是对共地源测试系统来说，只有一个系统地，如图8所示。即使在Prober卡上将各工位地都分开，在测试系统的DUT板上还是没有办法分开。针对这种情况，有2种解决方案。

一种方案为，若使用共地源测试系统，需将所有工位的地完全分离，用继电器依次连接到系统地，其他不连接的地悬空，进行串行测试。不仅芯片地要完全分开，IN端和OUT端的电容地也必须是针对本工位的地，不能直接连接到系统地。这种串行测试方案可行，但是测试时间会增加很多，比如4工位测试，并行测试4颗芯片测试时间为0.3 s，串行测试4颗的测试时间为0.9 s左右，测试时间显著增加，从而造成测试成本的增加。对于本身需求量大、价格低廉的LDO类芯片，这种测试时间长、测试成本高的测试方案会尽量避免。

图8 共地源多工位测试示意图

另一种方案是使用浮动源测试系统，比如STT700或STS8200系统。浮动源测试系统各工位的系统地之间是完全分开的，如图9所示。各工位的电流从高电平端FORCE H可以回流到各自的系统地FORCE L，工位之间互不影响，实现地线的完全分离。在浮动源测试系统上设计4工位测试原理图，如图10所示。IN脚和OUT脚均制作双针，分别连到FORCE H和SENSE H上，GND脚也制作双针，分别连到FORCE L和SENSE L上，IN脚和OUT脚上的电容地也接到各工位的FORCE L上，进行4线开尔文测试，实现各工位地线的完全分离。

图9 浮动源多工位测试示意图

图10 LDO浮动源4工位测试原理图

在浮动源上4工位并行测试结果如图11所示，测试时间为0.3 s，当只测试特定工位时，如图12所示，只测试工位1和工位4，也可以正常测试。

图11 LDO浮动源4工位测试结果

图12 LDO浮动源特定工位测试结果

由图11和图12的测试结果可以看出，4工位并行测试时间接近2工位测试时间，并没有因为多工位而使测试时间大幅增加，而只测试某特定工位时也可以正常测试通过，不会因为其他未测试工位不加电而造成电流流失，从而造成误测fail。整片晶圆可以正常测试，不会出现图6中某工位失效而造成4工位同时失效以及图7中边缘测试失效的误测情况。由此可见，利用浮动源测试系统实现LDO多工位并行测试，不仅可以避免误测，也可以有效节约测试时间，降低测试成本，从而可以实现大批量低成本测试。

4 结束语

本文首先简要介绍了LDO稳压器及其测试注意事项，再根据LDO不同晶圆衬底设计形式确定不同的测试方案，其中LDO以OUT端作为晶圆衬底时，多工位测试会受到一些影响。为解决该问题，应利用浮动源测试系统，采用各工位地线完全分离的4线开尔文测试方案。这样不仅可以保证正确测试，不会造成误测，而且可以提高多工位测试的效率，降低测试成本，对市场需求量巨大且价格低廉的LDO类芯片来讲无疑是非常合适的。